

可提供评估板



3位半和4位半、单片ADC， 带有LCD驱动器

MAX1492/MAX1494

概述

MAX1492/MAX1494低功耗、3位半和4位半模数转换器(ADC)集成了液晶显示器(LCD)驱动器，工作于2.7V至5.25V单电源。它们包括内部基准、高精度片上振荡器和三重复用LCD驱动器。内置电荷泵可产生负电源，在单电源供电情况下为集成输入缓冲器提供电源。这些ADC的输入范围可配置为 $\pm 2V$ 或 $\pm 200mV$ ，并向LCD和/或微控制器(μC)输出其转换结果。 μC 通过SPITM/QSPITM/MICROWIRETM兼容的串行接口与器件进行通信。MAX1492是一款3位半(± 1999 个计数)器件，MAX1494是一款4位半($\pm 19,999$ 个计数)器件。

MAX1492/MAX1494无需外部精密积分电容、自动调零电容、晶振、电荷泵或其它双斜率ADC(普遍用于面板表电路)需要的电路。

这些器件还为差分信号和基准输入提供内部缓冲器，允许与高阻信号源直接连接。此外，它们采用连续的内部失调校准，同时提供 $>100dB$ 的50Hz与60Hz电源噪声抑制。其它特性包括：数据保持与峰值保持、超量程与欠量程检测、低电池电压监视等。

MAX1494采用32引脚、7mm x 7mm TQFP封装；MAX1492采用28引脚SSOP或28引脚PDIP封装。所有器件均工作在 $0^{\circ}C$ 至 $+70^{\circ}C$ 商用级温度范围。

应用

数字面板表
手持式仪表
数字电压表
数字万用表

特性

- ◆ 高分辨率：
 - MAX1494：4位半 ($\pm 19,999$ 个计数)
 - MAX1492：3位半 (± 1999 个计数)
- ◆ $\Sigma - \Delta$ ADC结构
 - 无需积分电容
 - 无需自动调零电容
 - 同时提供大于 $100dB$ 的50Hz与60Hz噪声抑制
- ◆ 采用2.7V至5.25V单电源供电
- ◆ 可选择 $\pm 200mV$ 或 $\pm 2V$ 输入范围
- ◆ 可选电压基准：内部2.048V或外部基准
- ◆ 内置高精度振荡器，无需外部元件
- ◆ 自动失调校准
- ◆ 低功耗：
 - 工作电流最大 $960\mu A$
 - 关断电流最大 $400\mu A$
- ◆ 小型32引脚7mm x 7mm TQFP封装(4位半)和28引脚SSOP封装(3位半)
- ◆ 三重复用LCD驱动器
- ◆ SPI/QSPI/MICROWIRE兼容的串行接口
- ◆ 备有评估板(可订购MAX1494EVKIT)

订购信息

PART	TEMP RANGE	PIN-PACKAGE	RESOLUTION (DIGITS)
MAX1492CAI	$0^{\circ}C$ to $+70^{\circ}C$	28 SSOP	3.5
MAX1492CNI	$0^{\circ}C$ to $+70^{\circ}C$	28 PDIP	3.5
MAX1494CCJ	$0^{\circ}C$ to $+70^{\circ}C$	32 TQFP	4.5

引脚配置在数据资料的最后给出。

SPI/QSPI是Motorola, Inc.的商标。

MICROWIRE是National Semiconductor Corp.的商标。



Maxim Integrated Products 1

本文是Maxim正式英文资料的译文，Maxim不对翻译中存在的差异或由此产生的错误负责。请注意译文中可能存在文字组织或翻译错误，如需项目开发、芯片解密、零件配单，请访问Maxim的主页：www.maxim-ic.com.cn。TEL: 15013652265 QQ: 38537442

3位半和4位半、单片ADC， 带有LCD驱动器

MAX1492/MAX1494

ABSOLUTE MAXIMUM RATINGS

AVDD to GND	-0.3V to +6V
DVDD to GND	-0.3V to +6V
AIN+, AIN- to GND	VNEG to +(AVDD + 0.3V)
REF+, REF- to GND	VNEG to +(AVDD + 0.3V)
LOWBATT to GND	-0.3V to (AVDD + 0.3V)
CLK, EOC, CS, DIN, SCLK, DOUT to GND	-0.3V to (DVDD + 0.3V)
SEG_ and BP_ to GND	-0.3V to (DVDD + 0.3V)
VNEG to GND	-2.6V to (AVDD + 0.3V)
VDISP to GND	-0.3V to (DVDD + 0.3V)
Maximum Current into Any Pin	50mA

Continuous Power Dissipation (TA = +70°C)	
28-Pin SSOP (derate 9.5mW/°C above +70°C)	762mW
28-Pin PDIP (derate 14.3mW/°C above +70°C)	1142.9mW
32-Pin TQFP (derate 20.7mW/°C above +70°C)	1652.9mW
Operating Temperature Range	0°C to +70°C
Junction Temperature	+150°C
Storage Temperature Range	-60°C to +150°C
Lead Temperature (soldering, 10s)	+300°C

Stresses beyond those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. These are stress ratings only, and functional operation of the device at these or any other conditions beyond those indicated in the operational sections of the specifications is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

ELECTRICAL CHARACTERISTICS

(AVDD = DVDD = +2.7V to +5.25V, GND = 0, VREF+ - VREF- = 2.048V (external reference). Internal clock mode, unless otherwise noted. All specifications are at TA = TMIN to TMAX, unless otherwise noted. Typical values are at TA = +25°C, unless otherwise noted.)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
DC ACCURACY						
Noise-Free Resolution		MAX1494	-19,999		+19,999	Count
		MAX1492	-1999		+1999	
Integral Nonlinearity (Note 1)	INL	2.000V range		±1		Count
		200mV range		±1		
Range Change Accuracy		(VAIN+ - VAIN- = 0.100V) on 200mV range / (VAIN+ - VAIN- = 0.100V) on 2.0V range		10:1		Ratio
Rollover Error (See the <i>Definitions</i> Section)		VAIN+ - VAIN- = full scale, VAIN- - VAIN+ = full scale		±1		Count
Output Noise				10		µVp-p
Offset Error (Zero Input Reading)	Offset	VIN = 0 (Note 2)	-0		0	Reading
Gain Error		(Note 3)	-0.5		+0.5	%FSR
Offset Drift (Zero-Reading Drift)		VIN = 0 (Note 4)		0.1		µV/°C
Gain Drift				±1		ppm/°C
INPUT CONVERSION RATE						
External Clock Frequency				4.915		MHz
External-Clock Duty Cycle			40		60	%
Conversion Rate		Internal clock		5		Hz
		External clock, fCLK = 4.915MHz		5		
ANALOG INPUTS (AIN+, AIN-, bypass to GND with 0.1µF or greater capacitors)						
AIN Input-Voltage Range (Note 5)		RANGE bit = 0, ±2V	-2.0		+2.0	V
		RANGE bit = 1, ±200mV	-0.2		+0.2	
AIN Absolute Input Voltage to GND			-2.2		+2.2	V

3位半和4位半、单片ADC， 带有LCD驱动器

MAX1492/MAX1494

ELECTRICAL CHARACTERISTICS (continued)

($V_{DD} = DV_{DD} = +2.7V$ to $+5.25V$, $GND = 0$, $V_{REF+} - V_{REF-} = 2.048V$ (external reference). Internal clock mode, unless otherwise noted. All specifications are at $T_A = T_{MIN}$ to T_{MAX} , unless otherwise noted. Typical values are at $T_A = +25^{\circ}C$, unless otherwise noted.)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
Normal-Mode 50Hz and 60Hz Rejection (Simultaneously)		Internal clock mode, 50Hz and 60Hz $\pm 2\%$	100			dB
		External clock mode, 50Hz and 60Hz $\pm 2\%$, $f_{CLK} = 4.915MHz$	120			
Common-Mode 50Hz and 60Hz Rejection (Simultaneously)	CMR	For 50Hz and 60Hz $\pm 2\%$, $R_{SOURCE} < 10k\Omega$	150			dB
Common-Mode Rejection	CMR	At DC	100			dB
Input Leakage Current			10			nA
Input Capacitance			10			pF
Dynamic Input Current		(Note 6)	-20		+20	nA
LOW-BATTERY VOLTAGE MONITOR (LOWBATT)						
LOWBATT Trip Threshold			2.048			V
LOWBATT Leakage Current			10			pA
Hysteresis			20			mV
INTERNAL REFERENCE (INTREF BIT = 1, REF- = GND, bypass REF+ to GND with a 4.7μF capacitor)						
REF Output Voltage	V_{REF}	$AV_{DD} = 5V$, $T_A = +25^{\circ}C$	2.007	2.048	2.089	V
REF Output Short-Circuit Current			1			mA
REF Output Temperature Coefficient	TC_{VREF}	$AV_{DD} = 5V$	40			ppm/ $^{\circ}C$
Load Regulation		$I_{SOURCE} = 0$ to $300\mu A$, $I_{SINK} = 0$ to $30\mu A$	6			mV/ μA
Line Regulation			50			$\mu V/V$
Noise Voltage		0.1Hz to 10Hz	25			μV_{P-P}
		10Hz to 10kHz	400			
EXTERNAL REFERENCE (INTREF BIT = 0, bypass REF+ and REF- to GND with 0.1μF or larger capacitors)						
REF Input Voltage		Differential ($V_{REF+} - V_{REF-}$)	2.048			V
Absolute REF Input Voltage to GND			-2.2		+2.2	V
Normal-Mode 50Hz and 60Hz Rejection (Simultaneously)		Internal clock mode, 50Hz and 60Hz $\pm 2\%$	100			dB
		External clock mode, 50Hz and 60Hz $\pm 2\%$, $f_{CLK} = 4.915MHz$	120			
Common-Mode 50Hz and 60Hz Rejection (Simultaneously)	CMR	For 50Hz and 60Hz $\pm 2\%$, $R_{SOURCE} < 10k\Omega$	150			dB
Common-Mode Rejection	CMR	At DC	100			dB
Input Leakage Current			10			nA
Input Capacitance			10			pF
Dynamic Input Current		(Note 6)	-20		+20	nA

3位半和4位半、单片ADC， 带有LCD驱动器

MAX1492/MAX1494

ELECTRICAL CHARACTERISTICS (continued)

($AV_{DD} = DV_{DD} = +2.7V$ to $+5.25V$, $GND = 0$, $V_{REF+} - V_{REF-} = 2.048V$ (external reference). Internal clock mode, unless otherwise noted. All specifications are at $T_A = T_{MIN}$ to T_{MAX} , unless otherwise noted. Typical values are at $T_A = +25^{\circ}C$, unless otherwise noted.)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
CHARGE PUMP (C_{NEG} = 0.1μF)						
Output Voltage	V_{NEG}		-2.60	-2.42	-2.30	V
DIGITAL INPUTS (SCLK, DIN, CS, CLK)						
Input Current	I_{IN}	$V_{IN} = 0$ or DV_{DD}	-10		+10	μ A
Input Low Voltage	V_{INL}				0.3 x DV_{DD}	V
Input High Voltage	V_{INH}		0.7 x DV_{DD}			V
Input Hysteresis	V_{HYST}	$DV_{DD} = 3.0V$		200		mV
DIGITAL OUTPUTS (DOUT, EOC)						
Output Low Voltage	V_{OL}	$I_{SINK} = 1mA$			0.4	V
Output High Voltage	V_{OH}	$I_{SOURCE} = 200\mu A$	0.8 x DV_{DD}			V
Tri-State Leakage Current	I_L	DOUT only	-10		+10	μ A
Tri-State Output Capacitance	C_{OUT}	DOUT only		15		pF
POWER SUPPLY						
AV_{DD} Voltage	AV_{DD}		2.70		5.25	V
DV_{DD} Voltage	DV_{DD}		2.70		5.25	V
Power-Supply Rejection AV_{DD}	PSRRA	(Note 7)		80		dB
Power-Supply Rejection DV_{DD}	PSRRD	(Note 7)		100		dB
AV_{DD} Current (Notes 8, 9)	I_{AVDD}	$AV_{DD} = 5V$		580	660	μ A
		Standby		240	380	
DV_{DD} Current (Notes 8, 9)	I_{DVDD}	$DV_{DD} = 5V$		260	320	μ A
		$DV_{DD} = 3.3V$		130	180	
		Standby		10	20	
LCD DRIVER						
RMS Segment On Voltage		MAX1492		1.92 x DV_{DD}		V
		MAX1494		1.92 x ($DV_{DD} - V_{DISP}$)		
RMS Segment Off Voltage		MAX1492		1/3 x DV_{DD}		V
		MAX1494		1/3 x ($DV_{DD} - V_{DISP}$)		
Display Voltage Setup Resistor	R_{DISP}	MAX1494 only		157.5		k Ω
Display Multiplex Rate				107		Hz
LCD Data-Update Rate				2.5		Hz

3位半和4位半、单片ADC， 带有LCD驱动器

MAX1492/MAX1494

TIMING CHARACTERISTICS (Notes 10, 11 and Figure 13)

($V_{DD} = DV_{DD} = 2.7V$ to $+5.25V$, $GND = 0$, $T_A = T_{MIN}$ to T_{MAX} , unless otherwise noted.)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
SCLK Operating Frequency	f _{SCLK}		0		4.2	MHz
SCLK Pulse-Width High	t _{CH}		100			ns
SCLK Pulse-Width Low	t _{CL}		100			ns
DIN to SCLK Setup	t _{DS}		50			ns
DIN to SCLK Hold	t _{DH}		0			ns
\overline{CS} Fall to SCLK Rise Setup	t _{CSS}		50			ns
SCLK Rise to \overline{CS} Rise Hold	t _{CSH}		0			ns
SCLK Fall to DOUT Valid	t _{DO}	C _{LOAD} = 50pF (Figures 18, 19)			120	ns
\overline{CS} Rise to DOUT Disable	t _{TR}	C _{LOAD} = 50pF (Figures 18, 19)			120	ns
\overline{CS} Fall to DOUT Enable	t _{DV}	C _{LOAD} = 50pF (Figures 18, 19)			120	ns










- Note 1:** Integral nonlinearity is the deviation of the analog value at any code from its theoretical value after nulling the gain error and offset error.
- Note 2:** Offset calibrated. See the *OFFSET_CAL1* and *OFFSET_CAL2* sections in the *On-Chip Registers* section.
- Note 3:** Offset nulled.
- Note 4:** Drift error is eliminated by recalibration at the new temperature.
- Note 5:** The input voltage range for the analog inputs is given with respect to the voltage on the negative input of the differential pair.
- Note 6:** V_{AIN+} or $V_{AIN-} = -2.2V$ to $+2.2V$. V_{REF+} or $V_{REF-} = -2.2V$ to $+2.2V$. All input structures are identical. Production tested on A_{IN+} and $REF+$ only.
- Note 7:** Measured at DC by changing the power-supply voltage from 2.7V to 5.25V and measuring the effect on the conversion error with external reference. PSRR at 50Hz and 60Hz exceeds 120dB with filter notches at 50Hz and 60Hz (Figure 2).
- Note 8:** CLK and SCLK are idle.
- Note 9:** Power-supply currents are measured with all digital inputs at either GND or DV_{DD} and with the device in internal clock mode.
- Note 10:** All input signals are specified with $t_{RISE} = t_{FALL} = 5ns$ (10% to 90% of DV_{DD}) and are timed from a voltage level of 50% of DV_{DD} , unless otherwise noted.
- Note 11:** See the serial-interface timing diagrams.

3位半和4位半、单片ADC， 带有LCD驱动器

MAX1492/MAX1494

典型工作特性

(AVDD = DVDD = 5V, GND = 0, external reference mode, REF+ = 2.048V, REF- = GND, RANGE bit = 1, internal clock mode, TA = +25°C, unless otherwise noted.)












3位半和4位半、单片ADC， 带有LCD驱动器

典型工作特性 (续)

(AVDD = DVDD = 5V, GND = 0, external reference mode, REF+ = 2.048V, REF- = GND, RANGE bit = 1, internal clock mode, TA = +25°C, unless otherwise noted.)

MAX1492/MAX1494



3位半和4位半、单片ADC， 带有LCD驱动器

MAX1492/MAX1494

引脚说明

引脚		名称	功能
MAX1492	MAX1494		
1	30	CLK	外部时钟输入。控制寄存器中的EXTCLK位设为高时，CLK作为调制器和滤波器的主时钟输入（频率 = 4.9152MHz）。控制寄存器的EXTCLK位复位时，使用内部时钟。使用内部振荡器时，连接CLK至GND或者DV _{DD} 。
2	31	DV _{DD}	数字电源输入。连接DV _{DD} 至2.7V至5.25V电源。使用0.1μF和4.7μF电容旁路DV _{DD} 至GND。
3	32	GND	地。
4	1	AV _{DD}	模拟电源输入。连接AV _{DD} 至2.7V至5.25V电源。使用0.1μF和4.7μF电容旁路AV _{DD} 至GND。
5	2	AIN+	正模拟输入。全差分模拟输入的正端。使用0.1μF或者更大的电容旁路AIN+至GND。
6	3	AIN-	负模拟输入。全差分模拟输入的负端。使用0.1μF或者更大的电容旁路AIN-至GND。
7	4	REF-	负基准电压输入。采用内部基准时，连接REF-至GND。采用外部基准时，使用0.1μF电容旁路REF-至GND，加至V _{REF} 的电压应在-2.2V至+2.2V之间，同时需满足V _{REF+} > V _{REF-} 。
8	5	REF+	正基准电压输入。采用内部基准时，使用4.7μF电容将REF+旁路至GND。采用外部基准时，使用0.1μF电容旁路REF+至GND，加至V _{REF+} 的电压应在-2.2V至+2.2V之间，同时需满足V _{REF+} > V _{REF-} 。
9	6	LOWBATT	低电池电压检测输入。当V _{LOWBATT} < 2.048V（典型值）时，点亮LCD上的LOWBATT指示，并且状态寄存器的LOWBATT位锁存为逻辑高。
10	7	$\overline{\text{EOC}}$	转换结束逻辑输出，低电平有效。 $\overline{\text{EOC}}$ 为逻辑低时表示ADC结果寄存器内有一个新的ADC转换结果。
11	8	$\overline{\text{CS}}$	低电平有效片选输入。强制拉低 $\overline{\text{CS}}$ 将激活串口。
12	9	DIN	串行数据输入。当 $\overline{\text{CS}}$ 为低电平时，DIN输入端的数据在SCLK信号的上升沿移入内部寄存器。
13	10	SCLK	串行时钟输入。连接外部时钟至SCLK，以便通过串行总线进行通信。空闲时SCLK可为高电平或者低电平。
14	11	DOUT	串行数据输出。DOUT输出的串行数据对应于查询的寄存器。数据在SCLK信号的下降沿移出。当CS为高电平时，DOUT变为高阻态。
15	12	SEG1	LCD段1驱动器
16	13	SEG2	LCD段2驱动器
17	14	SEG3	LCD段3驱动器
18	15	SEG4	LCD段4驱动器
19	16	SEG5	LCD段5驱动器
20	17	SEG6	LCD段6驱动器
21	18	SEG7	LCD段7驱动器
22	19	SEG8	LCD段8驱动器
23	20	SEG9	LCD段9驱动器

3位半和4位半、单片ADC， 带有LCD驱动器

引脚说明(续)

引脚		名称	功能
MAX1492	MAX1494		
24	21	SEG10	LCD段10驱动器
25	25	BP3	LCD背板3驱动器
26	26	BP2	LCD背板2驱动器
27	27	BP1	LCD背板1驱动器
28	29	VNEG	-2.42V电荷泵输出。使用0.1 μ F电容旁路V _{NEG} 至GND。
—	22	SEG11	LCD段11驱动器
—	23	SEG12	LCD段12驱动器
—	24	SEG13	LCD段13驱动器
—	28	V _{DISP}	LCD温度补偿电压输入。如果不使用温度补偿功能，连接V _{DISP} 至GND。参考利用V _{DISP} 进行LCD补偿部分。

MAX1492/MAX1494




图1. MAX1494功能框图

3位半和4位半、单片ADC， 带有LCD驱动器

MAX1492/MAX1494

详细说明

MAX1492/MAX1494低功耗、高集成度ADC包含LCD驱动器，利用 Σ - Δ ADC可转换 $\pm 2V$ 差分输入电压 (MAX1494的一个计数值对应于 $100\mu V$ ，MAX1492的一个计数值对应于 $1mV$)，并将结果输出至LCD或者 μC 。此外，器件还支持 $\pm 200mV$ 的输入范围 (MAX1494的一个计数值对应于 $10\mu V$ ，MAX1492的一个计数值对应于 $100\mu V$)，可以用更高的分辨率检测小信号。

器件采用 $2.7V$ 至 $5.25V$ 单电源供电，可提供3位半 (MAX1492) 或4位半 (MAX1494) 转换结果。内部 $2.048V$ 基准、内部电荷泵和高精度片上振荡器减少了外部元件的数量。

MAX1492和MAX1494通过SPI/QSPI/MICROWIRE兼容串口与 μC 接口。数据既可以直接发送至显示器，也可以在显示之前先发送至 μC 进行处理。

器件还为差分输入信号和外部基准输入提供内部缓冲器，可直接与高阻抗信号源连接。此外，它们采用连续内部失调校准，并提供大于 $100dB$ 的 $50Hz$ 与 $60Hz$ 电源噪声抑制。其它特性包括：数据保持与峰值保持、超量程与欠量程检测和低电池电压监视。

模拟输入保护

内部保护二极管将模拟输入范围限制在 V_{NEG} 至 $(AV_{DD} + 0.3V)$ 以内。如果模拟输入超出该范围，输入电流限制在 $10mA$ 以内。

内部模拟输入/基准缓冲器

MAX1492/MAX1494内置模拟输入/基准缓冲器，允许使用高阻抗信号源。输入缓冲器的共模输入范围允许模拟输入和基准电压范围在 $-2.2V$ 至 $+2.2V$ 之间。

调制器

MAX1492/MAX1494使用一位、3阶、 Σ - Δ 调制器实现模数转换。 Σ - Δ 调制器将输入信号转换为数字脉冲序列，其平均占空比代表了数字化的信号。调制器以远高于输入带宽的采样速率量化输入信号。

MAX1492/MAX1494调制器为一位量化器产生的量化噪声提供3阶频率整形。调制器采用全差分结构，以实现最大的信噪比和最低的电源噪声灵敏度。然后，一位数据流传输至数字滤波器，以消除频率整形的量化噪声。




图2. SINC⁴滤波器的频率响应 (60Hz陷波)

数字滤波

MAX1492/MAX1494包含片上数字低通滤波器，采用一个SINC⁴ $((\sin x/x)^4)$ 响应处理来自调制器的数据流。SINC⁴滤波器的稳定时间为四个输出数据周期 ($4 \times 200ms$)。

MAX1492/MAX1494的调制器和数字滤波器具有25%的超量程处理能力。

数字滤波器针对 $4.9152MHz$ 的 f_{CLK} 进行了优化。也可以使用较低的时钟频率，但是会降低 $50Hz/60Hz$ 噪声抑制能力。SINC⁴滤波器的频率响应由下式给出：

$$H(z) = \left[\frac{1(1-z^{-N})}{N(1-z^{-1})} \right]^4$$

$$H(f) = \left[\frac{1}{N} \frac{\sin\left(N\pi \frac{f}{f_m}\right)}{\sin\left(\pi \frac{f}{f_m}\right)} \right]^4$$

其中， N 为过采样率， $f_m = N \times$ 输出数据速率 = $5Hz$ 。

滤波器特性

图2给出了滤波器的频率响应。SINC⁴的 $-3dB$ 截止频率为第一个陷波频率 ($5Hz$) 的 0.228 倍。

数字滤波器的输出数据速率对应于滤波器频率响应的第一个陷波频率的位置。SINC⁴滤波器的陷波点以第一个陷波频率的倍数重复出现。SINC⁴滤波器在这些陷波点具有大于 $100dB$ 的衰减。例如， $50Hz$ 等于第一个陷波频率的十倍， $60Hz$ 等于第一个陷波频率的12倍。

3位半和4位半、单片ADC， 带有LCD驱动器

MAX1492/MAX1494

如果输入端出现大的阶跃变化，在读取有效数据前应留出800ms的稳定时间。

时钟模式

可以配置MAX1492/MAX1494使用内部振荡器或者外部加载时钟，来驱动调制器和滤波器。将控制寄存器中的EXTCLK位清0时，器件设置为内部时钟模式。EXTCLK位设为逻辑高时，器件设置为外部时钟模式。在使用内部振荡器时，连接CLK至GND或者 DV_{DD} 。MAX1492/MAX1494非常适合工作在4.9152MHz时钟下，以实现最佳的50Hz/60Hz共模、电源和标准模式噪声抑制性能。

内部时钟模式

MAX1492/MAX1494包含内部振荡器。MAX1492/MAX1494在上电时使用内部时钟工作，控制寄存器内的EXTCLK位为0。使用内部振荡器时无需外接时钟源，可节省电路板空间。

外部时钟模式

外部时钟工作方式下，将控制寄存器中的EXTCLK位置为逻辑高，并采用4.9152MHz时钟源驱动CLK。使用外部时钟支持用户自定义转换速率。2.4576MHz时钟信号将转换速率和LCD刷新速率降至原来的二分之一。MAX1492/MAX1494最高工作于5.05MHz外部时钟源。

电荷泵

MAX1492/MAX1494具有内部电荷泵，可为内部模拟输入/基准缓冲器提供负电源。模拟输入/基准缓冲器具有双极性输入范围，允许器件接收高阻抗信号源的负极性输入。在 V_{NEG} 至GND之间连接一个0.1 μ F电容。

LCD驱动器

MAX1492/MAX1494包含驱动3位半(MAX1492)和4位半(MAX1494)LCD所必需的背板和段驱动器输出。LCD刷




图3. 典型7段显示的连接示意图

新速率为2.5Hz。图4至图7给出了标准LCD的连接图。如果需要，MAX1492/MAX1494可自动显示ADC的结果。MAX1492/MAX1494也支持通过串口独立控制LCD驱动器，从而允许在LCD上显示结果之前先对ADC结果进行数据处理。此外，每个LCD段可独立控制(参考LCD段显示寄存器部分)。

三重复用

使用由三个等值电阻(52k Ω ，1%匹配度)构成的内部电阻串来产生显示驱动电压。对于MAX1492，电阻串的一端连接至 DV_{DD} ，另一端连接至GND。对于MAX1494，电阻串的另一端连接至 V_{DISP} 。注意， V_{LCD} 应该是液晶材料门限电压的三倍(图9)。

典型7段显示字符、小数点和报警指示器的连接图如图3和图8所示。MAX1492/MAX1494数字显示驱动器(4位半和3位半)采用这种配置来驱动带有三个背板和13个段驱动器线(3位半需要10个)的三重复用LCD。图4和图5给出了4位半显示器的段分配情况，图6和图7给出了3位半显示器的段分配情况。

表1. 定制LCD制造商列表

MANUFACTURER	WEBSITE	PART NUMBER	DESCRIPTION
DCI, Inc.	www.dciincorporated.com	04-0924-00	3.5 digit, 5V
		04-0924-01	3.5 digit, 3V
		04-0925-00	4.5 digit, 5V
		04-0925-01	4.5 digit, 3V

The following site has links to other custom LCD manufacturers: www.earthlcd.com/mfr.htm

3位半和4位半、单片ADC， 带有LCD驱动器

MAX1492/MAX1494




图4. MAX1494 (4位半) 背板连接图




图5. MAX1494 (4位半) 段连接图

作为示例，给出了背板线和Y段线（图3）的电压波形。该段线与BP1交叉形成a段，与BP2交叉形成g段，与BP3交叉形成d段。a、g和d段以及与其对应的Y段线波形构成八种不同的ON/OFF组合，如图9和图10所示。如图8中的原理图所示，段线至公共背板线的每个交叉点以电容的形式给出。图11所示为g段的电压波形。

加在段上的RMS电压决定了液晶材料的极化角度，因此可控制字段的对比度。RMS OFF电压总是 $V_{LCD} / 3$ ，而RMS ON电压总是 $1.92V_{LCD} / 3$ 。如图11所示。对于三重复用LCD，RMS ON与RMS OFF电压的比值是固定值1.92。

3位半和4位半、单片ADC， 带有LCD驱动器

MAX1492/MAX1494




图6. MAX1492 (3位半) 背板连接图




图7. MAX1492 (3位半) 段连接图

图12给出了 V_{LCD} 为3.1V时对比度与加载RMS电压的关系。RMS ON电压为2.1V，RMS OFF电压为1.1V。OFF段的对比度低于5%，ON段的对比度超过85%。

如果LCD上出现重影，表明RMS OFF电压过高。应选择

具有更高RMS OFF电压的LCD。也可以使用电压更低的电源，或者在 V_{DISP} 上加载电压以降低RMS OFF电压。

图9和图10给出了正常工作情况下LCD的BP_输入和段输入电压。

3位半和4位半、单片ADC， 带有LCD驱动器

MAX1492/MAX1494

表2. 小数点控制表 (MAX1494)

DP_EN	DPSET1	DPSET2	DISPLAY OUTPUT	ZERO INPUT READING
0	0	0	18888	0
0	0	1	18888	0
0	1	0	18888	0
0	1	1	18888	0
1	0	0	1888.8	0.0
1	0	1	188.88	0.00
1	1	0	18.888	0.000
1	1	1	1.8888	0.0000

表3. 小数点控制表 (MAX1492)

DP_EN	DPSET1	DPSET2	DISPLAY OUTPUT	ZERO INPUT READING
X	0	0	188.8	0.0
X	0	1	18.88	0.00
X	1	0	1.888	0.000
X	1	1	0.1888	0.000

X = 无关。

表4. 超量程和欠量程时的LCD显示

CONDITION	MAX1492	MAX1494
OVERRANGE	1---	1----
UNDERRANGE	-1---	-1----




图8. 显示数码位原理图

MAX1492/MAX1494可以控制全部小数点，并具有前端零禁止功能。使用控制寄存器中的DP_EN、DPSET1和DPSET2位设定小数点的位置。表2和3给出了DP_EN、DPSET1和DPSET2的真值表。真值表说明了小数点的用法。

MAX1492/MAX1494过量程和欠量程显示如表4所示。

基准

MAX1492/MAX1494基准用来设定ADC传输函数的满量程范围。使用标称值为2.048V的基准时，如果RANGE位等于0，则ADC满量程范围为±2V。RANGE位为1时，满量程范围为±200mV。基准电压降低时，满量程范围随之降低（参考传输函数部分）。

MAX1492/MAX1494可使用外部基准或者内部基准。通过INTREF位选择基准模式（参考控制寄存器（读/写）部分）。

为实现内部基准工作方式，需将INTREF置1，连接REF-至GND，并使用4.7μF电容旁路REF+至GND。内部基准在REF+与GND之间提供标称值为2.048V的基准源。内部基准的温度系数典型值为40ppm/°C。

MAX1492/MAX1494缺省的上电状态是使用外部基准，并将INTREF清0。外部基准输入REF+和REF-采用全差分结构。对于有效的外部基准输入，V_{REF+}必须大于V_{REF-}。在外部基准模式下，使用0.1μF或更大的电容旁路REF+和REF-至GND。

3位半和4位半、单片ADC， 带有LCD驱动器

MAX1492/MAX1494




图9. LCD电压波形—组合1-4 (BP-, SEG2/5/8)

图21所示为MAX1492/MAX1494采用外部单端基准的工作模式。在这种模式下，REF-连接至GND，并由外部2.048V基准驱动REF+。使用0.47 μ F电容旁路REF+至GND。

图20所示为MAX1492/MAX1494采用外部差分基准的工作模式。在这种模式下，REF-连接至应变仪的顶部，REF+连接至电源电阻分压器的中点。

3位半和4位半、单片ADC， 带有LCD驱动器

MAX1492/MAX1494




图10. LCD电压波形—组合5-8 (BP₋, SEG2/5/8)

3位半和4位半、单片ADC， 带有LCD驱动器

MAX1492/MAX1494




图11. g段上的电压波形

3位半和4位半、单片ADC， 带有LCD驱动器

MAX1492/MAX1494





图12. 对比度与加载RMS电压的关系

3位半和4位半、单片ADC， 带有LCD驱动器

MAX1492/MAX1494




图13. 详细时序图




图14. 串口16位写操作时序图




图15. 串口8位写操作时序图

3位半和4位半、单片ADC， 带有LCD驱动器

MAX1492/MAX1494




图16. 串口16位读操作时序图




图17. 串口8位读操作时序图




图18. 禁止时间测试的负载电路




图19. 使能时间测试的负载电路

3位半和4位半、单片ADC， 带有LCD驱动器

MAX1492/MAX1494

应用信息

串口

SPI/QSPI/MICROWIRE 串口包括片选 (\overline{CS})、串行时钟 (SCLK)、数据输入 (DIN)、数据输出 (DOUT) 和异步 \overline{EOC} 输出。 \overline{EOC} 提供具有 200ms 周期 ($f_{CLK} = 4.9152\text{MHz}$ 或者内部时钟模式) 的异步转换结束信号。MAX1492 在 \overline{EOC} 拉高时更新数据寄存器。当 \overline{EOC} 重新变为低电平时，ADC 结果寄存器中的数据有效。可通过串口访问片内 12 个寄存器，以控制所有的电源关断模式和功能模块。表 5 列出了所有寄存器的地址和读/写访问方式。

\overline{CS} 的逻辑高电平使 DOUT 变为三态，并使得 MAX1492/MAX1494 不会响应 SCLK 与 DIN 上的任何信号。拉低 \overline{CS} 后，数据将同步移入或移出内部移位寄存器。SCLK 同步数据传输。在 SCLK 时钟的上升沿，DIN 同步移入移位寄存器，在 SCLK 时钟的下降沿，DOUT 同步移出移位寄存器。DIN 和 DOUT 均首先传输 MSB (数据为左对齐)。图 13 至图 17 给出了 8 位和 16 位读/写操作的详细串口时序图。

与 MAX1492/MAX1494 的所有通信都开始于 DIN 上的命令字节。其中，DIN 上的第一个逻辑 1 被确认为命令字节的 START 位 (MSB)。紧接着的七个时钟周期将命令字节载入移位寄存器。这 7 位指定了随后需要访问哪一个寄存器，

以及是进行读操作还是写操作。命令字节传输完成后，串行时钟的跳变会导致对器件的读或写操作，直到传输正确的位数 (8 或 16) 为止。完成上述操作后，MAX1492/MAX1494 将等待下一个命令字节。在数据传输过程中， \overline{CS} 不能变为高电平。如果在读或写操作结束之前 \overline{CS} 发生跳变，那么器件可能处于未知模式。同步输入 32 个零可以清除器件状态，并复位接口，以准备接收新的命令字节。

片上寄存器

MAX1492/MAX1494 包含 12 个片上寄存器。这些寄存器用来配置器件的不同功能，并支持分别读取 ADC 结果和 LCD 写入。表 5 列出了每个寄存器的地址和位数。

第一个寄存器是状态寄存器。8 位状态寄存器包含 ADC 的状态标志。第二个寄存器是 16 位控制寄存器。该寄存器用来设置 LCD 控制、量程范围模式、关断模式、失调校准以及复位寄存器功能 (CLR)。第三个寄存器是 16 位超量程寄存器，用来设置模拟输入的超量程门限值。第四个寄存器是 16 位欠量程寄存器，用于设置模拟输入的欠量程门限值。寄存器 5 至 7 用于存放 LCD 各独立段的显示数据。第 8 个寄存器用于存放用户定义的失调电压。第 9 个寄存器存放 ADC 转换结果的高 16 位。第 10 个寄存器存放 LCD 数据。第 11 个寄存器存放模拟输入的峰值电压。最后一个寄存器存放 20 位 ADC 转换结果的低 4 位。

表 5. 寄存器地址表

REGISTER NUMBER	ADDRESS RS [4:0]	NAME	WIDTH	ACCESS
1	00000	Status Register	8	Read only
2	00001	Control Register	16	R/W
3	00010	Overrange Register	16	R/W
4	00011	Underrange Register	16	R/W
5	00100	LCD Segment-Display Register 1	16	R/W
6	00101	LCD Segment-Display Register 2	16	R/W
7	00110	LCD Segment-Display Register 3	8	R/W
8	00111	ADC Custom-Offset Register	16	R/W
9	01000	ADC Result-Register 1 (16 MSBs)	16	Read only
10	01001	LCD Data Register	16	R/W
11	01010	Peak Register	16	Read only
12	10100	ADC Result-Register 2 (4 LSBs)	8	Read only
—	All Other Addresses	Reserved	—	—

3位半和4位半、单片ADC， 带有LCD驱动器

MAX1492/MAX1494

命令字节 (只写):

MSB							LSB
Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
START (1)	R/W	RS4	RS3	RS2	RS1	RS0	X

- START:** 起始位。同步输入MAX1492/MAX1494的第一个逻辑1是命令字节的首位。器。注意，某些寄存器是只读的。对只读寄存器的写命令将被忽略。
- (R/W):** 读/写。该位置1时，将从指定寄存器读取数据。该位清0时，将数据写入所选的寄存器。
- (RS4-RS0):** 寄存器地址位。RS4至RS0指定被访问的寄存器。
- X:** 无关。

状态寄存器 (只读):

MSB					LSB		
SIGN	OVER	UNDER	LOW_BATT	DRDY	0	0	0

缺省值: 00h

该寄存器用来存放转换结果的状态。

- SIGN:** 锁存的负极性指示器。当结果为负数时，锁存为高电平。当该条件不再成立时，可通过读取状态寄存器将其清零。
- OVER:** 超量程位。当发生超量程情况(ADC结果大于超量程寄存器中的值)时，锁存为高电平。当该条件不再成立时，可通过读取状态寄存器将其清零。
- UNDER:** 欠量程位。当发生欠量程情况(ADC结果低于欠量程寄存器中的值)时，锁存为高电平。
- LOW_BATT:** 低电池电压位。如果LOWBATT引脚的电压低于2.048V(典型值)，锁存为高电平。当该条件不再成立时，可通过读取状态寄存器将其清零。
- DRDY:** 数据就绪位。锁存为高电平时表明转换结束，数据有效。读取ADC结果寄存器1将清除该位。

控制寄存器 (读/写):

MSB							
Bit 15	Bit 14	Bit 13	Bit 12	Bit 11	Bit 10	Bit 9	Bit 8
SPI/ADC	EXTCLK	INTREF	DP_EN	DPSET2	DPSET1	PD_DIG	PD_ANA
LSB							
Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
HOLD	PEAK	RANGE	CLR	SEG_SEL	OFFSET_CAL1	OFFSET_CAL2	0

缺省值: 0000h

该寄存器是MAX1492/MAX1494的主控制寄存器。它是16位读/写寄存器。该寄存器用于指定需要的时钟和基准源。

同时用于设置LCD控制、量程模式、关断模式、失调校准以及复位寄存器功能(CLR)。

3位半和4位半、单片ADC， 带有LCD驱动器

MAX1492/MAX1494

SPI/ADC: (缺省值 = 0) 显示选择位。SPI/ADC位用来选择送入LCD数据寄存器的数据。该位置1时选择SPI/QSPI/MICROWIRE数据 (用户将该数据写入LCD数据寄存器)。如果保持和峰值功能无效，该位清0时选择ADC结果寄存器数据 (见表6)。

EXTCLK: (缺省值 = 0) 外部时钟选择位。EXTCLK位用来选择内部时钟或外部时钟模式。该位置1时选择CLK输入信号作为时钟源。该位清0时选择内部时钟振荡器作为时钟源。改变EXTCLK位后须刷新PD_DIG和PD_ANA的状态。

INTREF: (缺省值 = 0) 基准选择位。使用内部基准时，INTREF置为1。使用外部基准时，INTREF清0。

DP_EN: (缺省值 = 0) 小数点使能位。见表2和表3。

DPSET[2:1]: (缺省值 = 00) 小数点选择位。见表2和表3。

HOLD: (缺省值 = 0) 保持位。该位置1时，LCD寄存器不再根据ADC转换结果进行更新，而是保持LCD显示的最后结果。在HOLD置1期间，MAX1492/MAX1494继续进行转换 (见表6)。

PEAK: (缺省值 = 0) 峰值位。该位置1 (并且HOLD位清0) 时，LCD显示存储于峰值寄存器中的结果 (见表6)。

PD_ANA: (缺省值 = 0) 模拟电路关断选择位。该位置1时，模拟电路 (模拟调制器和ADC输入缓冲器) 进入关断模式。该位清0时，器件恢复至完全上电模式。

PD_DIG: (缺省值 = 0) 数字电路关断选择位。该位置1时，数字电路 (数字滤波器和LCD驱动器) 进入关断模式。这同时也将内部SRAM (在数字滤波器中) 的值复位为0。该位清0时，器件恢复至完全上电模式。

RANGE: (缺省值 = 0) 输入范围选择位。该位清0时，输入电压范围为 $\pm 2V$ 。该位置1时，输入电压范围为 $\pm 200mV$ 。改变RANGE位后，须刷新PD_DIG和PD_ANA的状态。

CLR: (缺省值 = 0) 清除所有寄存器位。该位置1时，当 \overline{CS} 产生一个由低至高的跳变时，所有寄存器复位到上电复位状态。

SEG_SEL: (缺省值 = 0) LCD段选择位。该位置1时，LCD段驱动器使用LCD段寄存器显示独立的段，可在显示器上组成字母、数字或者其它信息。而LCD数据寄存器不被显示。先发送数据至LCD段显示寄存器，然后将该位置高 (见表6)。

OFFSET_CAL1: (缺省值 = 0) 自动失调校准使能位。该位置1时，MAX1492/MAX1494禁用自动失调校准功能。该位清0时，使能自动失调校准。

OFFSET_CAL2: (缺省值 = 0) 增强失调校准起始位 (仅适用于MAX1494，并且RANGE = 1时)。在 $\pm 200mV$ 输入范围下，通过将该位置1来执行增强失调校准功能，可实现尽可能低的失调。校准需要大约9个周期 (1800ms)。校准完成后，将该位清0以继续ADC转换。

注意: 当改变如下的任何一个控制位时： $\overline{OFFSET_CAL1}$ 、RANGE、PD_ANA、PD_DIG、INTREF和EXTCLK，均需要在读取ADC结果之前等待800ms。

3位半和4位半、单片ADC， 带有LCD驱动器

MAX1492/MAX1494

表6. LCD优先级表

SEG_SEL	SPI/ADC	HOLD	PEAK	DISPLAYS VALUES FROM
1	X	X	X	LCD Segment Registers
0	1	X	X	LCD Display Register (User Written)
0	0	1	X	LCD Display Register
0	0	0	1	Peak Register
0	0	0	0	ADC Result Register

X = 无关。

超量程寄存器 (读/写):

MSB															LSB
D15	D14	D13	D12	D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0

缺省值: 7CF0h (MAX1492, +1999)

4E1Fh (MAX1494, +19,999)

超量程寄存器为16位读/写寄存器 (D15为MSB)。当转换结果超过超量程寄存器中的值时，状态寄存器中的OVER

位锁存为1。对于MAX1494，LCD显示1和4个短线，对于MAX1492，LCD显示1和3个短线 (见表4)。

数据为二进制补码格式。

欠量程寄存器 (读/写):

MSB															LSB
D15	D14	D13	D12	D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0

缺省值: 8300h (MAX1492, -2000)

B1E0h (MAX1494, -20,000)

欠量程数据寄存器为16位读/写寄存器 (D15为MSB)。当转换结果低于欠量程寄存器中的值时，状态寄存器中的

UNDR位锁存为1。对于MAX1494，LCD显示-1和4个短线，对于MAX1492，LCD显示-1和3个短线 (见表4)。

数据为二进制补码格式。

LCD段显示寄存器1 (读/写):

MSB															LSB
A $\bar{2}$	G $\bar{2}$	D $\bar{2}$	F $\bar{2}$	E $\bar{2}$	DP $\bar{2}$	ANN	B $\bar{1}$	C $\bar{1}$	A $\bar{1}$	G $\bar{1}$	D $\bar{1}$	F $\bar{1}$	E $\bar{1}$	DP $\bar{1}$	0

缺省值: 0000h

LCD段显示寄存器1为16位读/写寄存器。当SEG_SEL位 (在控制寄存器中) 置为1时，MAX1492/MAX1494允许主机直接访问单个LCD段。LCD段显示寄存器的位状态决定

点亮或关闭段。该寄存器的某位写入0将点亮一个段，写入1将关闭一个段。

3位半和4位半、单片ADC， 带有LCD驱动器

MAX1492/MAX1494

- $\overline{DP1}$:** 第1位DP段驱动位。缺省值为点亮LCD段。
- $\overline{E1}$:** 第1位e段驱动位。缺省值为点亮LCD段。
- $\overline{F1}$:** 第1位f段驱动位。缺省值为点亮LCD段。
- $\overline{D1}$:** 第1位d段驱动位。缺省值为点亮LCD段。
- $\overline{G1}$:** 第1位g段驱动位。缺省值为点亮LCD段。
- $\overline{A1}$:** 第1位a段驱动位。缺省值为点亮LCD段。
- $\overline{C1}$:** 第1位c段驱动位。缺省值为点亮LCD段。
- $\overline{B1}$:** 第1位b段驱动位。缺省值为点亮LCD段。

- \overline{ANN} :** 用户自定义指示器。缺省值为点亮LCD段。
- $\overline{DP2}$:** 第2位DP段驱动位。缺省值为点亮LCD段。
- $\overline{E2}$:** 第2位e段驱动位。缺省值为点亮LCD段。
- $\overline{F2}$:** 第2位f段驱动位。缺省值为点亮LCD段。
- $\overline{D2}$:** 第2位d段驱动位。缺省值为点亮LCD段。
- $\overline{G2}$:** 第2位g段驱动位。缺省值为点亮LCD段。
- $\overline{A2}$:** 第2位a段驱动位。缺省值为点亮LCD段。

LCD段显示寄存器2 (读/写):

MSB													LSB		
$\overline{F4}$	$\overline{E4}$	$\overline{DP4}$	MINUS	$\overline{B3}$	$\overline{C3}$	$\overline{A3}$	$\overline{G3}$	$\overline{D3}$	$\overline{F3}$	$\overline{E3}$	$\overline{DP3}$	$\overline{LOW/BATT}$	$\overline{B2}$	$\overline{C2}$	0

缺省值: 0000h

LCD段显示寄存器2为16位读/写寄存器。当SEG_SEL位(在控制寄存器中)置为1时, MAX1492/MAX1494允许主机直接访问独立的LCD段。LCD段显示寄存器的位状态

决定点亮或关闭段。该寄存器的某位写入0将点亮一个段, 写入1将关闭一个段。

- $\overline{C2}$:** 第2位c段驱动位。缺省值为点亮LCD段。
- $\overline{B2}$:** 第2位b段驱动位。缺省值为点亮LCD段。
- LOWBATT:** LOWBATT驱动位。缺省值为点亮LOW-BATT报警器。
- $\overline{DP3}$:** 第3位DP段驱动位。缺省值为点亮LCD段。
- $\overline{E3}$:** 第3位e段驱动位。缺省值为点亮LCD段。
- $\overline{F3}$:** 第3位f段驱动位。缺省值为点亮LCD段。
- $\overline{D3}$:** 第3位d段驱动位。缺省值为点亮LCD段。
- $\overline{G3}$:** 第3位g段驱动位。缺省值为点亮LCD段。

- $\overline{A3}$:** 第3位a段驱动位。缺省值为点亮LCD段。
- $\overline{C3}$:** 第3位c段驱动位。缺省值为点亮LCD段。
- $\overline{B3}$:** 第3位b段驱动位。缺省值为点亮LCD段。
- MINUS:** 负号驱动位。缺省值为点亮LCD段。
- $\overline{DP4}$:** 第4位DP段驱动位。缺省值为点亮LCD段(仅MAX1494)。
- $\overline{E4}$:** 第4位e段驱动位。缺省值为点亮LCD段(仅MAX1494)。
- $\overline{F4}$:** 第4位f段驱动位。缺省值为点亮LCD段(仅MAX1494)。

3位半和4位半、单片ADC， 带有LCD驱动器

MAX1492/MAX1494

LCD段显示寄存器3 (读/写):

MSB							LSB
PEAK	HOLD	\overline{BC}_-	$\overline{B4}$	$\overline{C4}$	$\overline{A4}$	$\overline{G4}$	$\overline{D4}$

缺省值: 00h

LCD段显示寄存器3为8位读/写寄存器。当SEG_SEL位(在控制寄存器中)置为1时, MAX1492/MAX1494允许主机直接访问独立的LCD段。LCD段显示寄存器的位状态

决定点亮还是关闭段。该寄存器的某位写入0将点亮一个段, 写入1将关闭一个段。

$\overline{D4}$: 第4位d段驱动位。缺省值为点亮LCD段(仅MAX1494)。

$\overline{B4}$: 第4位b段驱动位。缺省值为点亮LCD段(仅MAX1494)。

$\overline{G4}$: 第4位g段驱动位。缺省值为点亮LCD段(仅MAX1494)。

\overline{BC}_- : bc_段驱动位。对于MAX1494, 该位使能BC5。对于MAX1492, 该位使能BC4。缺省值为点亮LCD段。

$\overline{A4}$: 第4位a段驱动位。缺省值为点亮LCD段(仅MAX1494)。

HOLD: HOLD指示驱动位。缺省值为点亮HOLD指示器。

$\overline{C4}$: 第4位c段驱动位。缺省值为点亮LCD段(仅MAX1494)。

PEAK: PEAK指示驱动位。缺省值为点亮PEAK指示器。

ADC定制失调校准寄存器 (读/写):

MSB														LSB	
D15	D14	D13	D12	D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0

缺省值: 0000h

作为对自动失调校准的补充, MAX1492/MAX1494提供可由用户定义的定制失调校准16位读/写寄存器。ADC转换的最终结果为经过自动校准后的输入减去自定义失调校

准值。自定义失调校准值存放在该寄存器中。D15是MSB。数据采用二进制补码格式表示。

ADC结果寄存器1 (只读):

MSB										LSB (MAX1492)			LSB (MAX1494)		
D15	D14	D13	D12	D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0

缺省值: 0000h

ADC结果寄存器1是16位只读寄存器。该寄存器存放ADC结果的高16位。数据为二进制补码格式。

对于MAX1494, 数据为16位, D15为MSB。对于MAX1492, 数据为12位, D15为MSB, D4为LSB。

3位半和4位半、单片ADC， 带有LCD驱动器

MAX1492/MAX1494

LCD数据寄存器 (读/写):

MSB								LSB (MAX1492)				LSB (MAX1494)			
D15	D14	D13	D12	D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0

缺省值: 0000h

LCD数据寄存器是16位读/写寄存器。通过选择控制寄存器中的SPI/ADC位、PEAK位和HOLD位(见表6)，可由ADC结果寄存器1、PEAK寄存器或者串口来更新LCD数据寄存器。数据为二进制补码格式。

对于MAX1494，数据为16位，D15为MSB。对于MAX1492，数据为12位，D15为MSB，D4为LSB，结尾添加了四个子位。

PEAK寄存器 (只读):

MSB								LSB (MAX1492)				LSB (MAX1494)			
D15	D14	D13	D12	D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0

缺省值: 0000h

峰值数据寄存器是16位只读寄存器。将PEAK位置1，可使能PEAK功能。该寄存器用来存放ADC转换结果的峰值。首先，当前的ADC结果存储到PEAK寄存器。然后，新的ADC转换结果会与该值进行比较。如果新值大于峰值寄存器中的值，MAX1492/MAX1494会将新值存储到峰值寄存器中。如果新值小于峰值寄存器中的值，峰值寄存器中的值保持不变。将PEAK位清0可清除PEAK寄存器中的值。对于MAX1494，峰值功能仅在-19,487至+19,999范围

内有效；对于MAX1492，峰值功能仅在-1217至+1999范围内有效。

数据为二进制补码格式。

对于MAX1494，数据为16位，D15为MSB。对于MAX1492，数据为12位，D15为MSB，D4为LSB，结尾添加了四个子位。

ADC结果寄存器2 (只读):

MSB			LSB				
D3	D2	D1	D0	0	0	0	0

缺省值: 00h

ADC结果寄存器2是8位只读寄存器。该寄存器用来存放ADC结果的低4位。该结果与ADC结果寄存器1中的结果

组合在一起，可得到20位二进制补码转换结果。

3位半和4位半、单片ADC， 带有LCD驱动器

上电复位

上电时，将复位串口、LCD驱动器、数字滤波器以及调制器电路。各寄存器复位至缺省值。在启动校准前，应先等待基准稳定下来。

失调校准

MAX1492/MAX1494提供内部失调校准。当 $\overline{\text{OFFSET_CAL1}}$ 位为0时，器件在每次转换时都进行失调校准。只有MAX1494在 $\text{RANGE} = 1$ 时需要增强的失调校准。这可以根据需要通过将 OFFSET_CAL2 位置1来实现。

关断模式

MAX1492/MAX1494具有独立的模拟和数字电路关断控制。将控制寄存器中的 PD_DIG 和 PD_ANA 位置1时，将关断模拟和数字电路，电源电流降至 $400\mu\text{A}$ 。 PD_DIG 用来关断数字滤波器和LCD驱动器，而 PD_ANA 用来关断模拟调制器和ADC输入缓冲器。

利用 V_{DISP} 进行LCD补偿 (仅MAX1494)

在大多数应用中，通过将 V_{DISP} 连接至GND可获得理想的显示对比度。对于工作在宽温度范围的应用，某些三重复用LCD的加载电压可能需要根据温度变化进行调整，以获得良好的显示对比度和视角。温度补偿量取决于所使用的液晶类型。显示器制造商通常给出了LCD门限电压($\text{RMS}_{\text{ON}} - \text{RMS}_{\text{OFF}}$)随温度的变化情况，门限电压大约为峰值显示电压的1/3。峰值显示电压等于 $\text{DV}_{\text{DD}} - V_{\text{DISP}}$ (仅MAX1494)。因此，典型值为 $-4\text{mV}/^{\circ}\text{C}$ 的LCD门限温度系数对应于 V_{DISP} 端 $+12\text{mV}/^{\circ}\text{C}$ 的温度系数。

峰值

MAX1492/MAX1494具有峰值检测电路。启用时 (PEAK 位 = 1)，器件仅在LCD上显示检测到的最高电压值。

保持

MAX1492/MAX1494带有数据保持电路。启用时 (HOLD 位 = 1)，器件在LCD上显示当前的读数。

低电池电压

MAX1492/MAX1494具有低电池电压检测输入。当 LOWBATT 的电压降至低于 2.048V (典型值) 时，状态寄存器中的 LOWBATT 位变高，同时点亮LCD的 LOWBATT 段。

应变仪测量

将MAX1492/MAX1494的差分输入连接至应变仪电桥网络。如图20所示，模拟电源电压为电桥网络和MAX1492/MAX1494供电，并提供基准电压。MAX1492/MAX1494的满量程模拟输入电压范围为 $\pm 200\text{mV}$ 和 $\pm 2\text{V}$ 。器件的模拟/基准输入电路允许模拟输入范围的绝对值在 -2.2V 至 $+2.2\text{V}$ 之间。

热电偶测量

图21给出了热电偶与MAX1492/MAX1494的连接方式。在该应用中，由于MAX1492/MAX1494具有片上输入缓冲器，允许前端具有较大的信号源阻抗。去耦电容降低了来自热电偶引线的噪声。为了以适当的共模电压配置处理热电偶的差模电压，将MAX1492/MAX1494的 AIN- 输入偏置在GND。使用外部温度传感器，例如DS75，与 μC 配合可实现冷端温度补偿。

4–20mA变送器

低功耗、单电源工作使得MAX1492/MAX1494非常适合环路供电的4–20mA变送器。环路供电变送器从4–20mA环路中获取电源，变送器电路的电流消耗限制在4mA。环路的容差进一步将电流消耗限定为3.5mA。由于MAX1492/MAX1494仅消耗 $950\mu\text{A}$ ，另外还有2.55mA可为其它的变送器电路供电。图22给出了环路供电4–20mA变送器的方框图。

4–20mA测量

为测量4–20mA信号，在 AIN+ 与 AIN- 之间并联电阻，以产生 $\pm 2\text{V}$ 或者 $\pm 200\text{mV}$ 输入电压 (图23)。

传输函数

图24至图27给出了MAX1492/MAX1494的传输函数。输出数据采用二进制补码格式存放在ADC数据寄存器中。

如图24至图27所示，ADC结果寄存器为-1时在LCD上显示为-0。LCD上的负值显示均偏移了数值1。例如，ADC结果寄存器中的-100在LCD上显示为-99。

电源，布局和旁路

在使用同一个电源作为模拟和数字电源时，应采用一个低阻值电阻 (10Ω) 或磁珠将数字电源与模拟电源隔离。为达到最佳的性能，应将MAX1492/MAX1494的地与电路板的模拟电源地层相连。

3位半和4位半、单片ADC， 带有LCD驱动器

应避免在器件下面走数字信号线，因为这样会将噪声耦合到器件上。应在MAX1492/MAX1494下面铺模拟地层，以尽量减少数字噪声的耦合。连接至MAX1492/MAX1494的电源线应尽可能的宽，以提供低阻抗通路并降低电源线上的脉冲干扰影响。

使用数字地屏蔽高速信号，例如时钟信号，以避免噪声辐射到电路板的其它部分。时钟信号线应避免靠近模拟输入。避免数字信号与模拟信号交叉。在电路板的两层应该垂直走线，以降低馈通效应。

使用高分辨率ADC时，良好的去耦是非常重要的。使用0.1 μ F和4.7 μ F陶瓷电容将电源旁路到GND。尽可能靠近器件放置这些元件，以达到最佳的去耦效果。

推荐布局请参考MAX1494评估板手册。此评估板是完全安装并经过测试的评估电路板。

定义

INL

积分非线性 (INL) 是实际传递函数与直线的偏差值。这条直线既可以是消除失调和增益误差后传递函数的最佳拟合直线，也可以是两个端点之间的连线。MAX1492/MAX1494的INL是采用端点法测量的。

DNL

微分非线性 (DNL) 是指实际步长宽度与1个LSB理想步长之间的差值。小于1个LSB的DNL误差指标可确保无失码，并确保传递函数的单调性。

翻转误差

翻转误差定义为接近正满量程读数与接近负满量程读数之间的绝对偏差。为测试翻转误差，施加一个接近满量程正电压，然后交换AIN+和AIN-，并将两次测量结果相加得到翻转误差。

零输入读数

理想情况下，AIN+与AIN-相连后，MAX1492/MAX1494驱动的LCD应显示0或者-0。零输入读数是理想0值与实际测量点之间的偏差。

增益误差

增益误差是指测量的满量程转换点与理想的满量程转换点之间的偏差。

共模抑制比

共模抑制比 (CMR) 表明器件对作用在两个输入端的共模信号的抑制能力。共模信号可以是AC信号、DC信号，或者是二者的组合。CMR常用分贝表示。

标准模式 50Hz和60Hz抑制 (同时)

将50Hz和60Hz信号注入到差分输入的一个输入端，所得的输出变化量用于衡量标准模式抑制能力。MAX1492/MAX1494 Σ - Δ 转换器利用其内部数字滤波器，同时对50Hz和60Hz电力线频率提供标准抑制模式。

电源抑制比

电源抑制比 (PSRR) 是输入电源变化量 (以伏为单位) 与转换器输出变化量 (以伏为单位) 的比值。常用分贝表示。

3位半和4位半、单片ADC， 带有LCD驱动器

MAX1492/MAX1494




图20. MAX1492/MAX1494在应变仪系统的应用




图21. MAX1492/MAX1494在热电偶系统的应用




图22. 4-20mA变送器

3位半和4位半、单片ADC， 带有LCD驱动器

MAX1492/MAX1494




图23. 4-20mA测量应用




图24. MAX1494传输函数，±2V量程范围




图25. MAX1494传输函数，±200mV量程范围




图26. MAX1492传输函数，±200mV量程范围

3位半和4位半、单片ADC， 带有LCD驱动器

MAX1492/MAX1494





图27. MAX1492传输函数，±2V量程范围


典型工作电路



3位半和4位半、单片ADC， 带有LCD驱动器

引脚配置

MAX1492/MAX1494



芯片信息

TRANSISTOR COUNT: 79,435


PROCESS: BiCMOS

3位半和4位半、单片ADC， 带有LCD驱动器

MAX1492/MAX1494

封装信息

(本数据资料提供的封装图可能不是最近的规格，如需最近的封装外型信息，请查询 www.maxim-ic.com.cn/packages.)




- NOTES:
1. ALL DIMENSIONING AND TOLERANCING CONFORM TO ANSI Y14.5-1982.
 2. DATUM PLANE "EED" IS LOCATED AT MOLD PARTING LINE AND COINCIDENT WITH LEAD, WHERE LEAD EXITS PLASTIC BODY AT BOTTOM OF PARTING LINE.
 3. DIMENSIONS D1 AND E1 DO NOT INCLUDE MOLD PROTRUSION. ALLOWABLE MOLD PROTRUSION IS 0.25 MM (DN D1 AND E1 DIMENSIONS).
 4. THE TOP OF PACKAGE IS SMALLER THAN THE BOTTOM OF PACKAGE BY 0.25 MILLIMETERS.
 5. DIMENSION D DOES NOT INCLUDE DAMBAR PROTRUSION. ALLOWABLE DAMBAR PROTRUSION SHALL BE 0.08 MM TOTAL IN EXCESS OF THE D DIMENSION AT MAXIMUM MATERIAL CONDITION.
 6. ALL DIMENSIONS ARE IN MILLIMETERS.
 7. THIS OUTLINE CONFORMS TO JEDEC PUBLICATION 95, REGISTRATION MO-155.
 8. LEADS SHALL BE COPLANAR WITHIN 0.04 INCH.
 9. MARKING SHOWN IS FOR PACKAGE ORIENTATION REFERENCE ONLY.
 10. NUMBER OF LEADS ARE SHOWN FOR REFERENCE ONLY.

DIM	MIN		MAX	
	IN	MM	IN	MM
A	—	1.63	—	1.65
A1	0.05	0.05	0.05	0.05
A2	1.35	1.45	1.35	1.45
D	6.90	7.00	6.90	7.00
D1	6.90	7.00	6.90	7.00
E	6.90	7.00	6.90	7.00
E1	6.90	7.00	6.90	7.00
L	0.8	0.95	0.8	0.95
L1	0.45	0.75	0.45	0.75
L2	0.30	0.45	0.17	0.27
N	0.30	0.40	0.17	0.20
c	0.09	0.09	0.09	0.09
alpha	0.09	0.26	0.09	0.26
N	32	—	48	—

DALLAS MAXIM
SEMICONDUCTOR
PROPRIETARY INFORMATION

MAX
PACKAGE OUTLINE, SSOP, TOPP, 7x7x1.4mm

21-0054



DIM	INCHES		MILLIMETERS	
	MIN	MAX	MIN	MAX
A	0.068	0.078	1.73	1.99
A1	0.002	0.008	0.05	0.21
B	0.010	0.015	0.25	0.38
C	0.004	0.008	0.09	0.20
D	SEE VARIATIONS			
E	0.205	0.212	5.20	5.38
e	0.0256 BSC		0.65 BSC	
H	0.301	0.311	7.65	7.90
L	0.025	0.037	0.63	0.95
alpha	0°	8°	0°	8°

DALLAS MAXIM
SEMICONDUCTOR
PROPRIETARY INFORMATION

PACKAGE OUTLINE, SSOP, 5.3 MM


21-0056

3位半和4位半、单片ADC， 带有LCD驱动器

封装信息 (续)

(本数据资料提供的封装图可能不是最近的规格，如需最近的封装外型信息，请查询 www.maxim-ic.com.cn/packages.)

MAX1492/MAX1494



Maxim 不对 Maxim 产品以外的任何电路使用负责，也不提供其专利许可。Maxim 保留在任何时间、没有任何通报的前提下修改产品资料和规格的权利。

Maxim Integrated Products, 120 San Gabriel Drive, Sunnyvale, CA 94086 408-737-7600 35

© 2004 Maxim Integrated Products. 项目开发 芯片解密 零件配单 TEL: 15013652265 QQ: 38537442 是 Maxim Integrated Products, Inc. 的注册商标。