512 x 18, 1k x 18, 和 2k x 18 可级联
时钟 fifos 与 可编程 旗帜
CY7C455
CY7C456
CY7C457
柏树 半导体 公司
• 3901 北 第一 街道 • San Jose • ca 95134 • 408-943-2600
文件 #: 38-06003 rev. *a 修订 12月 26, 2002
57
特点
• 高-速度, 低-电源, 先进先出 先出 (先进先出)
回忆
• 512 x 18 (cy7c455)
• 1,024 x 18 (cy7c456)
• 2,048 x 18 (cy7c457)
• 0.65 微米 cmos 用于 最佳 速度/电源
• 高速 83-mhz 操作 (12 ns 阅读/写 循环
时间)
• 低 电源 — 我
抄送
=90 ma
• 完全 异步 和 同时 阅读 和 写
操作
• 空, 已满, 一半 已满, 和 可编程 几乎 空
和 几乎 已满 状态 旗帜
• ttl 兼容
• 重发 功能
• 奇偶校验 世代/正在检查
• 输出 启用 (oe
)
针脚
• 独立 阅读 和 写 启用 针脚
• 中心 电源 和 接地 针脚 用于 减少 噪声
• 支架 自由运行 50% 职责 循环 时钟 输入
• 宽度 扩展 能力
• 深度 扩展 能力
• 52-管脚 plcc 和 52-管脚 pqfp
功能 描述
这 cy7c455, cy7c456, 和 cy7c457 是 高-速度,
低-电源, 先进先出 先出 (先进先出) 回忆 与 时钟 阅读
和 写 接口. 全部 是 18 比特 宽. 这 cy7c455 有 一个
512-字 记忆 阵列, 这 cy7c456 有 一个 1,024-字
记忆 阵列, 和 这 cy7c457 有 一个 2,048-字 记忆
阵列. 这 cy7c455, cy7c456, 和 cy7c457 可以 是 cas-
caded 至 增加 先进先出 深度. 可编程 特点 入点-
clude 几乎 已满/空 旗帜 和 世代/正在检查 的 par-
国家. 这些 fifos 提供 解决方案 用于 一个 宽 品种 的 数据
缓冲 需要, 包括 高速 数据 收购, 多-
处理器 接口, 和 通信 缓冲.
这些 fifos 有 18-有点 输入 和 输出 端口 那 是 con-
被控制 由 分开 时钟 和 启用 信号. 这 输入 港口 是
受控 由 一个 自由运行 时钟 (ckw) 和 一个 写 启用
管脚 (enw
).
逻辑 块 图表 管脚 配置
c455-1 c455-2
奇偶校验
三个
–
州
输出 注册
阅读
控制
旗子
逻辑
写
控制
写
指针
阅读
指针
重置
逻辑
扩展
逻辑
输入
注册
旗子/奇偶校验
程序
注册
d
0
–
17
ENR
CKR
HF
e?/f
PAFE/xo
q
0
–
7
,q
8
/pg1/pe1
q
9
–
16
, q17/pg2/pe2
ENWCKW
MR
左前/rt
XI
oe
ram
阵列
512 x 18
1024 x 18
2048 x 18
1
顶部 查看
PLCC
8
9
10
11
12
13
14
15
16
17
18
19
20
46
45
44
43
42
41
40
39
38
37
36
35
34
21 22
23 24 25 26 27 28 29 30 31 32 33
7 6 5 4 3 2 525150494847
e?/f
ENW
XO/pafe
HF
d
2
d
1
d
0
XI
CKW
q
0
q
1
q
2
q
3
d
13
d
14
d
15
d
16
d
17
左前/rt
MR
CKR
ENR
oe
q
17
q
16
q
15
d
12
d
11
d
10
d
9
v
抄送
(n)
v
抄送
v
ss
d
8
d
7
d
6
d
5
d
4
d
3
q
4
q
5
q
6
q
7
q
8
/pg1/pe1
v
ss
v
ss
(n)
q
9
q
10
q
11
q
12
q
13
q
14
重发
逻辑
/pg2/pe2
7C455
7C456
7C457
: 点此下载
