时钟 512 x 9, 2k x 9 fifos
CY7C441
CY7C443
柏树 半导体 公司
• 3901 北 第一 街道 • San Jose • ca 95134 • 408-943-2600
文件 #: 38-06032 rev. *a 修订 12月 26, 2002
43
特点
• 高-速度, 低-电源, 先进先出 先出 (先进先出)
回忆
• 512 x 9 (cy7c441)
• 2,048 x 9 (cy7c443)
• 0.65 微米 cmos 用于 最佳 速度/电源
• 高速 83-mhz 操作 (12 ns 阅读/写 循环
时间)
• 低 电源 — 我
抄送
=70 ma
• 完全 异步 和 同时 阅读 和 写
操作
• 空, 几乎 空, 和 几乎 已满 状态 旗帜
• ttl 兼容
• 奇偶校验 世代/正在检查
• 独立 阅读 和 写 启用 针脚
• 支架 自由运行 50% 职责 循环 时钟 输入
• 中心 电源 和 接地 针脚 用于 减少 噪声
• 宽度 扩展 能力
• 可用 入点 plcc 软件包
功能 描述
这 cy7c441 和 cy7c443 是 高-速度, 低-电源,
先进先出 先出 (先进先出) 回忆 与 时钟 阅读 和 写
接口. 两者都有 fifos 是 9 比特 宽. 这 cy7c441 有 一个
512 字 由 9 有点 记忆 阵列, 同时 这 cy7c443 有 一个
2048 字 由 9 有点 记忆 阵列. 这些 设备 提供 所以-
lutions 用于 一个 宽 品种 的 数据 缓冲 需要, 包括
高速 数据 收购, 多处理机 接口, 和
通信 缓冲.
两者都有 fifos 有 9-有点 输入 和 输出 端口 那 是 con-
被控制 由 分开 时钟 和 启用 信号. 这 输入 港口 是
受控 由 一个 自由运行 时钟 (ckw) 和 一个 写 启用
管脚 (enw
). 当 enw是 已断言, 数据 是 书面 进入 这
先进先出 开启 这 上升 边缘 的 这 ckw 信号. 同时 enw
是 持有
活动, 数据 是 不断地 书面 进入 这 先进先出 开启 每个 ckw
循环. 这 输出 港口 是 受控 入点 一个 类似 方式 由 一个
自由运行 阅读 时钟 (ckr) 和 一个 阅读 启用 管脚 (enr
).
这 阅读 (ckr) 和 写 (ckw) 时钟 将 是 系紧 一起
用于 单时钟 操作 或 这 两个 时钟 将 是 运行 inde-
悬挂式 用于 异步 阅读/写 应用程序. 时钟 fre-
quencies 向上 至 83.3 mhz 是 可接受.
这 cy7c441 和 cy7c443 时钟 fifos 提供 两个 站位-
tus 旗子 针脚 (f1 和 f2). 这些 旗帜 是 已解码 至 阻止-
我的 一个 的 四 国家: 空, 几乎 空, 中间体,
和 几乎 已满 (
表 1
). 这 旗帜 是 同步; 我.e?.,
变更 州 相对 至 要么 这 阅读 时钟 (ckr) 或 这 写
时钟 (ckw). 这 空 和 几乎 空 国家 是 updat-
ed 专门 由 这 ckr 同时 几乎 已满 是 已更新 排除-
积极地 由 ckw. 这 同步 旗子 体系结构 保证
那 这 旗帜 维护 他们的 状态 用于 一些 最小值 时间.
这 cy7c441 和 这 cy7c443 使用 中心 电源 和
接地 用于 减少 噪声. 两者都有 配置 是 预制
使用 一个 高级.65
µ
m cmos 技术. 输入 esd 专业版-
保护 是 更大 比 2001v, 和 闩锁 是 预防 由
可靠 布局 技术 和 护卫 戒指.
逻辑 块 图表
管脚 配置
c441-1
c441-2
12
31
4
5
6
7
8
9
10
32
1
30
13
14 15 16 17
26
25
24
23
22
21
11
顶部 查看
PLCC
1819 20
27
28
29
32
7C443
7C441
d
7
d
8
nc
MR
v
ss
CKR
ENR
q
8
q
7
d
0
ENW
CKW
v
抄送
v
ss
F1
F2
nc
q
0
d
0
–
8
CKW ENW
MR
q
0
–
8
ENRCKR
f
1
f
2
输入
注册
ram
阵列
512x 9
2048x 9
输出
注册
阅读
控制
逻辑
旗子
逻辑
写
控制
逻辑
重置
逻辑
阅读
指针
写
指针
d
1
d
2
d
3
NCD
4
d
5
d
6
q
1
q
2
ncq
3
q
4
q
5
q
6
: 点此下载
