初步
72-mbit (2m x 36/4m x 18/1m x 72)
流量-throu
gh sram
CY7C1481V25
CY7C1483V25
CY7C1487V25
柏树 半导体 公司
• 198 champion court • San Jose
,
ca 95134-1709 • 408-943-2600
文件 #: 38-05281 rev. *e 修订 12月 21, 2005
特点
• 支架 133-mhz 总线 运营
• 2m x 36/4m x 18/1m x 72 普通 我/o
• 2.5v 核心 电源 供应 (v
dd
)
• 2.5v 或 1.8v 我/o 供应 (v
DDQ
)
• 快 时钟到输出 次
— 6.5 ns (133-mhz 版本)
— 8.5 ns (100-mhz 版本)
• 提供 高性能 2-1-1-1 访问权限 费率
•
用户可选择 突发 计数器 支撑 英特尔
®
Pentium
®
交错 或 线性 突发 序列
• 分开 处理器 和 控制器 地址 频闪
• 同步 自定时 写
• 异步 输出 启用
• cy7c1481v25, cy7c1483v25 可用 入点
电子元件工业联合会-标准 无铅 100-管脚 tqfp, 无铅 和
非-铅-免费 165-球 fbga 包装. cy7c1487v25
可用 入点 无铅 和 非-铅-免费 209 球 fbga
包装.
• ieee 1149.1 jtag-兼容 边界 扫描
• “zz” 睡眠 模式 选项
功能 描述
[1]
这 cy7c1481v25/cy7c1483v25/cy7c1487v25 是 一个 2.5v,
2m x 36/4m x 18/1m x 72 同步 流通 sram
设计 至 接口 与 高速 微处理器 与
最小值 胶水 逻辑. 最大值 一个ccess 延迟 从 时钟 上升 是
6.5 ns (133-mhz 版本). 一个 2-bit 片上 计数器 捕获 这
第一 地址 入点 一个 突发 和 增量 这 地址 automati-
凯莉 用于 这 休息 的 这 突发 访问权限. 全部 同步 输入
是 门控 由 寄存器 控制d 由 一个 正-边缘-已触发
时钟 输入 (clk). 这 同步 输入 包括 全部
地址, 全部 数据 输入, 地址-流水线 芯片 启用
(ce
1
), 深度扩展 芯片 启用 (ce
2
和
ce
3
), 突发
控制 输入 (adsc
, adsp, 和 adv), 写 启用 (bw
x
,
和 bwe), 和 全球 写 (gw). 异步 输入
包括 这 输出 启用 (oe
) 和 这 zz 管脚.
这 cy7c1481v25/cy7c1483v25/cy7c1487v25 允许
要么 交错 或 线性 突发 序列, 已选择 由 这
模式 输入 管脚. 一个 高 选择 一个 交错 突发
顺序, 同时 一个 低 选择 一个线性 突发 顺序. 突发
访问权限 可以 是 已启动 与这 处理器 地址 频闪
(adsp
) 或 这 高速缓存 控制器 地址 频闪
(adsc
)
输入. 地址 先进性 是 受控 由 这 地址
先进性 (adv) 输入.
地址 和 芯片 启用 是 已注册 在 上升 边缘 的
时钟 当 要么 地址 频闪 处理器 (adsp
) 或
地址 频闪 控制器 (adsc
) 是 活动. 后续
突发 地址 可以 是 内部 已生成 作为 受控 由
这 预付款 管脚 (adv).
这 cy7c1481v25/cy7c1483v25/cy7c1487v25 操作
从 一个 +2.5v 核心 电源 供应 同时 全部 产出 将 操作
与 要么 一个 +2.5 或 +1.8v 供应. 全部 输入 和 产出 是
电子元件工业联合会-标准 jesd8-5-兼容.
选择 指南
133 mhz 100 mhz 单位
最大值 访问权限 时间 6.5 8.5 ns
最大值 操作 电流 305 275 ma
最大值 cmos 备用 电流 120 120 ma
备注:
1. 用于 最佳实践 建议, 请 参考 至 这 柏树 应用程序 备注
系统 设计 准则
开启 www.柏树.com.
: 点此下载
