特性
eroflex 电路
技术
– risc turboengines 为 这 future © scd5230 rev 1 12/22/98
块 图解
■
全部 militarized qed rm5230 微处理器
■
双 公布 superscalar 微处理器 - 能 公布 一个
integer 和 一个 floating-要点 操作指南 每 循环
●
100, 133 和 150 mhz 运行 频率 – 咨询
工厂 为 最新的 speeds
●
228 dhrystone2.1 mips
●
specint95 4.2 specfp95 4.5
■
系统 接口 optomized 为 embedded
产品
●
32-位 系统 接口 lowers 总的 系统 费用 和 向上 至
87.5 mhz 运行 频率
●
高 效能 写 protocols maximize uncached
写 带宽
●
运作 在 处理器 时钟 divisors 2 通过 8
●
5v tolerant i/o's
●
ieee 1149.1 jtag boundary scan
■
整体的 在-碎片 caches
●
16kb 操作指南 - 2 方法 设置 associative
●
16kb 数据 - 2 方法 设置 associative
●
virtually indexed, physically tagged
●
写-后面的 和 写-通过 在 每 页 基准
●
early 重新开始 在 数据 cache misses
■
整体的 记忆 管理 单位
●
全部地 associative joint tlb (shared 用 i 和 d translations)
●
48 双 entries 编排 96 页
●
能变的 页 大小 (4kb 至 16mb 在 4x increments)
■
高-效能 floating 要点 单位
●
单独的 循环 repeat 比率 为 一般 单独的 精确
行动 和 一些 翻倍 精确 行动
●
二 循环 repeat 比率 为 翻倍 精确 乘以 和
翻倍 精确 联合的 乘以-增加 行动
●
单独的 循环 repeat 比率 为 单独的 精确 联合的
乘以-增加 运作
■
mips iv 操作指南 设置
●
floating 要点 乘以-增加 操作指南 增加
效能 在 信号 处理 和 graphics
产品
●
conditional moves 至 减少 branch 频率
●
index 地址 模式 (寄存器 + 寄存器)
■
embedded 应用 增强
●
specialized dsp integer 乘以-accumulate 操作指南
和 3 operand 乘以 操作指南
●
i 和 d cache locking 用 设置
●
optional 专心致志的 例外 vector 为 中断
■
全部地 静态的 cmos 设计 和 电源 向下 逻辑
●
备用物品 减少 电源 模式 和 wait 操作指南
●
2.5 watts 典型 和 较少 比 70 毫安 备用物品 电流
■
128-管脚 电源 四方形-4 包装 (f22),
咨询 工厂 为
包装 配置
初步的
store 缓存区
数据 设置 一个
数据 tag 一个
dtlb 物理的
数据 tag b
操作指南 设置 一个
integer 操作指南 寄存器
fp 操作指南 寄存器
操作指南 设置 b
地址 缓存区
操作指南 tag 一个
itlb 物理的
操作指南 tag b
sys ad
写 缓存区
读 缓存区
数据 设置 b
DBus
控制
floating-要点
寄存器 文件
joint tlb
Tag aux tag
IntIBus
floating-要点
coprocessor 0
unpacker/packer
madd, 增加, sub,cvt
pc incrementer
branch adder
DVA
加载 aligner
integer 寄存器 文件
integer/地址 adder
数据 tlb 模拟的
shifter/store aligner
逻辑 单位
integer 乘以, 分隔
integer 控制
操作指南 tlb 模拟的
floating 要点 控制
阶段 锁 循环
操作指南 选择
FPIBus
ABus
系统/记忆
控制
程序 计数器
IVA
div, sqrt
32-位 superscaler 微处理器
ACT5230