CDCV857
2.5-v 相位 锁 回路 时钟 驾驶员
scas645a – 8月 2000 – 修订 october 2000
1
post 办公室 框 655303
•
达拉斯市, 德州 75265
d
锁相 回路 时钟 驾驶员 用于 双
数据-费率 同步 dram
应用程序
d
传播 光谱 时钟 兼容
d
操作 频率: 60 至 200 mhz
d
低 抖动 (cyc–cyc):
±
75 ps
d
分发 一个 差速器 时钟 输入 至
十 差速器 产出
d
三态 产出 当 这 输入
差速器 时钟 是 &指示灯;20 mhz
d
操作 从 双 2.5-v 供应品
d
48-管脚 tssop 包装
d
消耗 &指示灯; 200-
µ
一个 静态 电流
d
外部 反馈 管脚 (fbin, fbin) 是
已使用 至 同步 这 产出 至 这
输入 时钟
描述
这 cdcv857 是 一个 高-业绩, 低-偏斜,
低抖动 零 延迟 缓冲区 那 分发 一个
差速器 时钟 输入 对 (clk, clk) 至 十
差速器 对 的 时钟 产出 (y[0:9], y[0:9])
和 一个 差速器 对 的 反馈 时钟 输出
(fbout, fbout
). 这 时钟 产出 是
受控 由 这 时钟 输入 (clk, clk), 这
反馈 时钟 (fbin, fbin), 和 这 模拟
电源 输入 (av
dd
). 当 pwrdwn是 高, 这 产出 开关 入点 相位 和 频率 与 clk. 当
PWRDWN是 低, 全部 产出 是 已禁用 至 高 阻抗 州 (3-州), 和 这 pll 是 关闭 向下 (低 电源
模式). 这 设备 也 进入 这个 低 电源 模式 当 这 输入 频率 瀑布 下面 一个 建议 检测
频率 那 是 下面 20 mhz (典型 10 mhz). 一个 输入 频率 检测 电路 将 检测 这 低
频率 条件 和 之后 申请 一个 >20 mhz 输入 信号 这个 检测 电路 圈数 开启 这 pll 再次 和
启用 这 产出.
当 av
dd
是 strapped 低, 这 pll 是 翻转 关 和 旁路 用于 测试一下 目的. 这 cdcv857 是 也 能
至 轨道 传播 光谱 时钟 用于 减少 emi.
自 这 cdcv857 是 基于 开启 pll 电路, 它 需要 一个 稳定 时间 至 实现 锁相 的 这 pll.
这个 稳定 时间 是 必填项 以下内容 电源 向上. 这 cdcv857 是 表征 用于 操作 从 0
°
c
至 85
°
c.
版权
2000, 德州 仪器仪表 股份公司
生产 数据 信息 是 电流 作为 的 出版物 日期.
产品 符合 至 规格 按 这 条款 的 德州 仪器仪表
标准 保修. 生产 加工 是否 不 必然 包括
测试 的 全部 参数.
请 是 意识到 那 一个 重要 通知 关于 可用性, 标准 保修, 和 使用 入点 关键 应用程序 的
德州 仪器仪表 半导体 产品 和 免责声明 对此 出现 在 这 结束 的 这个 数据 工作表.
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
地
Y0
Y0
v
DDQ
Y1
Y1
地
地
Y2
Y2
v
DDQ
v
DDQ
clk
clk
v
DDQ
av
dd
AGND
地
Y3
Y3
v
DDQ
Y4
Y4
地
地
Y5
Y5
v
DDQ
Y6
Y6
地
地
Y7
Y7
v
DDQ
PWRDWN
FBIN
FBIN
v
DDQ
FBOUT
FBOUT
地
Y8
Y8
v
DDQ
Y9
Y9
地
dgg 包装
(顶部 查看)
: 点此下载
