DS90CR483 / DS90CR484
48-有点 LVDS 频道 链接 序列化程序/解串器
概述 描述
这 DS90CR483 变送器 转换 48 比特 的 cmos/ttl
数据 进入 八 LVDS (低 电压 差速器 信令)
数据 溪流. 一个 锁相 发送 时钟 是 已传输 入点
平行 与 这 数据 溪流 结束 一个 第九 LVDS 链接. 每
循环 的 这 发送 时钟 48 比特 的 输入 数据 是 抽样
和 已传输. 这 DS90CR484 接收器 转换 这
LVDS 数据 溪流 背面 进入 48 比特 的 cmos/ttl 数据. 在
一个 发送 时钟 频率 的 112mhz, 48 比特 的 TTL 数据
是 已传输 在 一个 费率 的 672Mbps 按 LVDS 数据 频道.
使用 一个 112MHz 时钟, 这 数据 吞吐量 是 5.38gbit/s
(672mbytes/s).
这 多路复用 的 数据 线条 提供 一个 大量的 电缆
减少. 长 距离 平行 单端 公共汽车 typi-
凯莉 需要 一个 接地 电线 按 活动 信号 (和 有 很
有限 噪声 拒收 能力). 因此, 用于 一个 48-有点 宽
数据 和 一个 时钟, 向上 至 98 导体 是 必填项. 与
这个 频道 链接 芯片组 作为 很少 作为 19 导体 (8 数据
对, 1 时钟 对 和 一个 最小值 的 一个 接地) 是
需要. 这个 提供 一个 80% 减少 入点 电缆 宽度,
哪个 提供 一个 系统 成本 储蓄, 减少 连接器
物理 尺寸 和 成本, 和 减少 屏蔽 要求
到期 至 这 cables’ 较小 窗体 因素.
这 48 cmos/ttl 输入 可以 支持 一个 品种 的 信号
组合. 用于 示例, 6 8-有点 字词 或 5 9-有点 (字节 +
奇偶校验) 和 3 控件.
这 ds90cr483/ds90cr484 芯片组 是 改进 结束 之前
世代 的 频道 链接 设备 和 优惠 较高 乐队-
宽度 支持 和 更长 电缆 驱动器 与 三个 区域 的 en-
hancement. 至 增加 带宽, 这 最大值 时钟 费率
是 增加 至 112 MHz 和 8 序列化 LVDS 产出 是
提供. 电缆 驱动器 是 增强型 与 一个 用户 可选择
预强调 功能 那 提供 附加 输出 电流
期间 过渡 至 counteract 电缆 正在加载 效果. 直流
平衡 开启 一个 循环到循环 依据, 是 也 提供 至 re-
duce ISI (国际米兰-符号 干扰). 与 预强调 和
直流 平衡, 一个 低 失真 眼睛-图案 是 提供 在 这
接收器 结束 的 这 电缆. 一个 电缆 去歪斜 能力 有
被 已添加 至 去歪斜 长 电缆 的 对-至-对 偏斜 的 向上
至 +/−1 LVDS 数据 有点 时间 (向上 至 80 MHz 时钟 费率). 这些
三个 增强功能 允许 电缆 5+ 米 入点 长度 至 是
驱动.
这 芯片组 是 一个 理想 手段 至 解决 emi 和 电缆 尺寸
问题 关联的 与 宽, 高 速度 TTL 接口.
用于 更多 详细信息, 请 参考 至 这 “Applications informa-
tion” 截面 的 这个 数据表.
特点
n
向上 至 5.38 gbits/秒 带宽
n
33 MHz 至 112 MHz 输入 时钟 支持
n
LVDS ser/des 减少 电缆 和 连接器 尺寸
n
预强调 减少 电缆 正在加载 效果
n
直流 余额 数据 变速器 提供 由 变送器
减少 ISI 失真
n
电缆 去歪斜 的 +/−1 LVDS 数据 有点 时间 (向上 至 80
MHz 时钟 费率)
n
5V 宽容 TxIN 和 控制 输入 针脚
n
流量 通过 引出线 用于 容易 pcb 设计
n
+3.3v 供应 电压
n
变送器 拒绝 循环到循环 抖动
n
符合 至 ansi/tia/eia-644-1995 LVDS 标准
Generalized 块 图表
三态
®
是 一个 已注册 商标 的 国家 半导体 公司.
ds100918-1
二月 2000
ds90cr483/ds90cr484 48-有点 LVDS 频道 链接 序列化程序 / 解串器
© 2000 国家 半导体 公司 DS100918 www.国家.com
: 点此下载
