4-mbit (128k x 32) 流水线 同步 sram
CY7C1339F
柏树 半导体 公司
• 3901 北 第一 街道 • San Jose
,
ca 95134 • 408-943-2600
文件 #: 38-05217 rev. *c 修订 april 09, 2004
特点
• 已注册 输入 和 产出 用于 流水线 操作
• 128k × 32 普通 我/o 体系结构
• 3.3v 核心 电源 供应
• 2.5v / 3.3v 我/o 操作
• 快 时钟到输出 次
— 2.6 ns (用于 250-mhz 设备)
— 2.6 ns (用于 225-mhz 设备)
— 2.8 ns (用于 200-mhz 设备)
— 3.5 ns (用于 166-mhz 设备)
— 4.0 ns (用于 133-mhz 设备)
— 4.5 ns (用于 100-mhz 设备)
• 提供 高性能 3-1-1-1 访问权限 费率
• 用户可选择 突发 计数器 支撑 英特尔
Pentium
交错 或 线性 突发 序列
• 分开 处理器 和 控制器 地址 频闪
• 同步 自定时 写入
• 异步 输出 启用
• 提供 入点 电子元件工业联合会-标准 100-管脚 tqfp 和 119-球
bga 软件包
• “zz” 睡眠 模式 选项
功能 描述
[1]
这 cy7c1339f sram 集成 131,072 x 32 sram 细胞
与 高级 同步 外围设备 电路 和 一个 两位
计数器 用于 内部 突发 操作. 全部 同步 输入 是
门控 由 寄存器 受控由 一个 正-边缘-已触发
时钟 输入 (clk). 这 同步 输入 包括 全部
地址, 全部 数据 输入, 地址-流水线 芯片 启用
(
ce
1
), 深度扩展 芯片 启用 (ce
2
和
ce
3
), 突发
控制 输入 (
ADSC
,
ADSP
,
和
adv
), 写 启用
(
BW
[a:d]
, 和
BWE
), 和 全球 写 (
GW
). 异步
输入 包括 这 输出 启用 (
oe
) 和 这 zz 管脚.
地址 和 芯片 启用 是 已注册 在 上升 边缘 的
时钟 当 要么 地址 频闪 处理器 (
ADSP
) 或
地址 频闪 控制器 (
ADSC
) 是 活动. 后续
突发 地址 可以 是 内部 已生成 作为 受控 由
这 预付款 管脚 (
adv
).
地址, 数据 输入, 和 写 一氧化碳ntrols 是 已注册 片上
至 启动 一个 自定时 写 cycle?.这个 零件 支架 字节 写
运营 (请参见 管脚 说明 和 真相 表 用于 进一步
详细信息). 写 循环次数 可以 是一个 至 四 字节数 宽 作为
受控 由 这 字节 写 控制 输入.
GW
当 活动
低
原因 全部 字节数 至 是 书面.
这 cy7c1339f 操作 从 一个 +3.3v 核心 电源 供应
同时 全部 产出 将 操作 与 要么 一个 +2.5 或 +3.3v
供应. 全部 输入 和 产出 是 电子元件工业联合会-标准
jesd8-5-兼容.
1
备注:
1. 用于 best–practices 建议, 请 参考 至 这 柏树 应用程序 备注
系统 设计 准则
开启 www.柏树.com.
地址
注册
adv
clk
突发
计数器
和
逻辑
clr
Q1
Q0
ADSP
ADSC
模式
BWE
GW
ce
1
ce
2
ce
3
oe
启用
注册
输出
寄存器
感觉
安培数
输出
缓冲区
e?
流水线
启用
输入
寄存器
a0, a1, 一个
BW
B
BW
c
BW
d
BW
一个
记忆
阵列
DQs
睡眠
控制
ZZ
一个
[1:0]
2
DQ
一个
字节
写 注册
DQ
B
字节
写 注册
DQ
c
字节
写 注册
DQ
d
字节
写 注册
DQ
一个
字节
写 驾驶员
DQ
B
字节
写 驾驶员
DQ
c
字节
写 驾驶员
DQ
d
字节
写 驾驶员
逻辑 块 图表
: 点此下载
