这 信息 入点 这个 文件 是 主题 至 变更 无 通知. 之前 使用 这个 文件, 请
确认 那 这个 是 这 最新 版本.
不 全部 产品 和/或 类型 是 可用 入点 每 国家/地区. 请 检查 与 nec 电子产品 销售
代表 用于 可用性 和 附加 信息.
mos 综合 电路
µ
pd44321181, 44321361
32m-有点 zerosb
tm
SRAM
流量 通过 操作
文件 否. m15958ej5v0ds00 (5th 版本)
日期 已发布 april 2005 ns cp(k)
已打印 入点 日本
数据 工作表
这 标记 显示 专业 修订 点数.
2002, 2005
描述
这
µ
pd44321181 是 一个 2,097,152-字 由 18-有点 和 这
µ
pd44321361 是 一个 1,048,576-字 由 36-有点 zerosb
静态 ram 预制 与 高级 cmos 技术gy 使用 已满 cmos 六个-transistor 记忆 细胞.
这
µ
pd44321181 和
µ
pd44321361 是 优化 至 消除 死了 cycles 用于 阅读 至 写, 或 写 至 阅读
过渡. 这些 zerosb 静态 rams集成 独一无二 同步 外围设备电路, 2-有点 突发 计数器 和
输出 缓冲区 作为 井 作为 sram 核心. 全部 输入 寄存器 are? 受控 由 一个 正 边缘 的 这 单独 时钟 输入
(clk).
这
µ
pd44321181 和
µ
pd44321361 是 适合 用于 应用程序 哪个 需要 同步 操作, 高
速度, 低 电压, 高 密度 和 宽 bit 配置, 这样的 作为 缓冲区 记忆.
zz 有 至 是 设置 低 在 这 正常 操作. 当 zz是 设置 高, 这 sram 进入 电源 向下 州
(“sleep”). 入点 这 “sleep” 州, 这 高级上午 内部 州 是 保存. 当zz 是 设置 低 再次, 这 sram 简历
正常 操作.
这
µ
pd44321181 和
µ
pd44321361 是 已打包 入点 100-管脚 塑料 lqfp 与 一个 1.4 mm 包装 厚度
用于 高 密度 和 低 电容式 正在加载.
特点
•
低 电压 核心 供应: v
dd
= 3.3 ± 0.165 v / 2.5 ± 0.125 v
•
同步 操作
•
100 百分比 总线 利用率
•
内部 自定时 写 控制
•
突发 阅读 / 写 : 交错 突发 和 线性 突发 顺序
•
完全 已注册 输入 和 产出 用于 流量 通过 操作
•
全部 寄存器 已触发 关 正 时钟 边缘
•
3.3v 或 2.5v lvttl compat易能 : 全部 输入 和 产出
•
快 时钟 访问权限 时间 : 7.5 ns (117 mhz)
•
异步 输出 启用 : /g
•
突发 顺序 可选择 : 模式
•
睡眠 模式 : zz (zz = 打开 或 低 : 正常 操作)
•
分开 字节 写 启用 : /bw1 至 /bw4 (
µ
pd44321361)
/bw1 和 /bw2 (
µ
pd44321181)
•
三个 芯片 启用 用于 容易 深度 扩展
•
普通 我/o 使用 th稀土元素 州 产出
: 点此下载
