GAL16LV8
低 电压 e?
2
cmos pld
通用 阵列 logic™
1
特点
• 高 业绩 e?
2
CMOS
®
技术
— 3.5 ns 最大值 传播 延迟
— fmax = 250 mhz
— 2.5 ns 最大值 从 时钟 输入 至 数据 输出
— UltraMOS
®
高级 cmos 技术
• 3.3v 低 电压 16v8 体系结构
— 电子元件工业联合会-兼容 3.3v 接口 标准
— 5v 兼容 输入
— 我/o 接口 与 标准 5v ttl 设备
(gal16lv8c)
• 活动 引体向上 开启 全部 针脚 (gal16lv8d 仅)
•E
2
细胞 技术
— 可重构 逻辑
— 可重新编程 细胞
— 100% 已测试/100% 收益率
— 高 速度 电气 擦除 (&指示灯;100ms)
— 20 年份 数据 保留
• 八 输出 逻辑 宏单元
— 最大值 灵活性 用于 复杂 逻辑 设计
— 可编程 输出 极性
• 预载 和 通电 重置 的 全部 寄存器
— 100% 功能 可测试性
• 应用程序 包括:
— 胶水 逻辑 用于 3.3v 系统
— dma 控制
— 州 机器 控制
— 高 速度 图形 加工
— 标准 逻辑 速度 升级
• 电子 签名 用于 标识
版权 © 1997 lattice 半导体 corp. 全部 品牌 或 产品 姓名 是 商标 或 已注册 商标 的 他们的 各自 持有人. 这 规格 和 信息 此处 是 主题
至 变更 无 通知.
lattice 半导体 corp., 5555 northeast moore ct., hillsboro, oregon 97124, 美国
12月 1997
tel. (503) 268-8000; 1-800-l一个ttice;f斧头 (503) 268-8556; http://www.latticesemi.com
我/clk
我
我/o/q
我
我/o/q
我
我/o/q
我
我/o/q
我
我/o/q
我
我/o/q
我
我/o/q
我
我/o/q
clk
8
8
8
8
8
8
8
8
oe
OLMC
OLMC
OLMC
OLMC
OLMC
OLMC
OLMC
OLMC
可编程
和-阵列
(64 x 32)
我/oe
GAL16LV8
顶部 查看
PLCC
2
20
我/clkii
我
我
我
我
我
我 地
Vcc
我/o/q 我/o/q
我/o/q
我/o/q
我/o/q
我/o/q
我/o/q
我/o/q
我/oe
4
6
8
9
11 13
14
16
18
16lv8_04
新建 5v
宽容
输入 开启
16LV8D
描述
这 gal16lv8d, 在 3.5 ns 最大值 传播 延迟 时间,
提供 这 最高 速度 业绩 可用 入点 这 pld
市场. 这 gal16lv8c 可以 接口 与 两者都有 3.3v 和 5v
信号 级别. 这 gal16lv8 是 已制造 使用 lattice
半导体's 高级 3.3v e?
2
cmos 流程, 哪个 com-
bines cmos 与 电气 可擦除 (e?
2
) 浮动 闸门 技术.
高 速度 擦除 次 (
&指示灯;
100ms) 允许 这 设备 至 是 repro-
grammed 快速 和 高效.
这 3.3v gal16lv8 用途 这 相同 行业 标准 16v8 archi-
构造 作为 其 5v 对应方 和 支架 全部 建筑 特点
这样的 作为 组合 或 已注册 宏单元 运营.
独一无二 测试一下 电路 和 可重新编程 细胞 允许 完成 交流电,
直流, 和 功能 测试 期间 制造. 作为 一个 结果, lattice
半导体 交付 100% 字段 可编程性 和 功能-
水平 的 全部 gal 产品. 入点 加法, 100 擦除/写 循环次数 和
数据 保留 入点 超额 的 20 年 是 指定.
功能 块 图表
管脚 配置
: 点此下载
