HD74ALVCH16270
12-位 至 24-位 注册 总线 exchanger 和 3-状态 输出
ade-205-137 (z)
初步的 1st. 版本
将 1996
描述
这 hd74alvch16270 是 使用 在 产品 在哪里 数据 必须 是 transferred 从 一个 narrow 高
速 总线 至 一个 宽 更小的 频率 总线. 这 设备 提供 同步的 数据 exchange 在 这
二 端口. 数据 是 贮存 在 这 内部的 寄存器 在 这 低 至 高 转变 的 这 时钟 (clk) 输入
当 这 适合的
CLKEN
输入 是 低. 这 选择 (
SEL
) 线条 选择 1b 或者 2b 数据 为 这 一个
输出. 为 数据 转移 在 这 一个 至 b 方向, 一个 二 平台 pipeline 是 提供 在 这 一个 至 1b path,
和 一个 单独的 存储 寄存器 在 这 一个 至 2b path. 恰当的 控制 的 这
CLKENA
输入 准许 二
sequential 12-位 words 至 是 提交 synchronously 作 一个 24-位 文字 在 这 b 端口. 数据 流动 是
控制 用 这 起作用的 低 输出 使能 (
OEA
,
OEB
). 这 控制 terminals 是 注册 至
同步 这 总线 方向 改变 和 clk. 起作用的 总线 支撑 电路系统 是 提供 至 支撑 unused
或者 floating 数据 输入 在 一个 有效的 逻辑 水平的.
特性
•
V
CC
= 2.3 v 至 3.6 v
•
典型 v
OL
地面 bounce < 0.8 v (@v
CC
= 3.3 v, ta = 25°c)
•
典型 v
OH
undershoot > 2.0 v (@v
CC
= 3.3 v, ta = 25°c)
•
高 输出 电流 ±24 毫安 (@v
CC
= 3.0 v)
•
总线 支撑 在 数据 输入 排除 这 需要 为 外部 pullup / pulldown 电阻器
: 点此下载
