ICS307
serially 可编程序的 时钟 源
mds 307 d 1 修订 042501
整体的 电路 系统, 公司 • 525 race 街道 • san jose •ca•95126•(408) 295-9800tel •www.icst.com
• packaged 作 16 管脚 narrow soic
• 高级地 精确 频率 一代
• serially 可编程序的: 用户 确定
这 输出 频率 通过 一个 3 线 接口.
• 排除 需要 为 custom quartz
• 输入 结晶 频率 的 5 - 27 mhz
• 输出 时钟 发生率 向上 至 200 mhz
• 电源 向下 触发-状态 模式
• 非常 低 jitter
• 运行 电压 的 3.0 至 5.5 v
• 25 毫安 驱动 能力 在 ttl 水平
• 工业的 温度 有
这 ics307-01 和 ics307-02 是 多功能的
serially 可编程序的 时钟 来源 这个 引领
向上 非常 little 板 空间.
它们 能 发生 任何 频率 从 6 至
200 mhz, 和 有 一个 第二 configurable
输出. 这 输出 能 是 reprogrammed 在
这 fly, 和 将 锁 至 一个 新 频率 在 10 ms
或者 较少. 平整的 transitions (在 这个 这 时钟
职责 循环 仍然是 roughly 50%) 是 有保证的
如果 这 输出 分隔物 是 不 changed.
这 设备 包含 一个 pdts 管脚 这个 触发-states
这 输出 clocks 和 powers 向下 这 全部
碎片.
这 ics307-02 特性 一个 default 时钟 输出
在 开始-向上 和 是 推荐 为 所有 新
设计.
块 图解
描述
特性
结晶 或者
时钟 输入
x1/iclk
X2
涉及
分隔物
阶段 比较器,
承担 打气,
和 循环 过滤
结晶
振荡器
VCO
分隔物
VCO
输出
缓存区
VDD 地
CLK1
输出
缓存区
CLK2
r6:r0
v8:v0
s2:s0
3
9
7
输出
分隔物
函数
选择
f1:f0
2
2
3
2
c1:c0
s2:s0
f1:f0
TTL
TTL
c1:c0
SCLK
变换
寄存器
数据
STROBE
PDTS
: 点此下载
