正交 时钟 变频器
特点:
• x1 和 x4 模式 选择
• 向上 至 16 mhz 输出 时钟 频率
• 可编程 输出 时钟 脉冲 宽度
• 片上 过滤 的 输入 用于 光学 或
磁性 编码器 应用程序.
• ttl 和 cmos 兼容 我/操作系统
• +4.5v 至 +10.0v 操作 (vdd-vss)
• ls7083, ls7084 (倾角)
ls7083-s, ls7084-s (soic) - 请参见 图 1
输入/输出 描述:
RBIAS
(管脚 1)
输入 用于 外部 组件 连接. 一个 电阻 con-
已连接 之间 这个 输入 和 vss调整 这 输出 时钟
脉冲 宽度 (tow). 用于 适当的 操作, 这 输出 时钟
脉冲 宽度 必须 是 较少 比 或 相等 至 这 一个,b 脉冲
分离 (t低
≤
tps).
vdd
(管脚 2)
供应 电压 正 终端.
vss
(管脚 3)
供应 电压 负 终端
.
一个
(管脚 4)
正交 时钟 输入 一个. 这个 输入 有 一个 过滤器 电路 至
验证 输入 逻辑 水平 和 消除 编码器 抖动.
B
(管脚 5)
正交 时钟 输入 b. 这个 输入 有 一个 过滤器 电路
相同 至 输入 一个.
x4/x1
(管脚 6)
这个 输入 选择 之间 x1 和 x4 模式 的 操作.
一个 高级别 选择 x4 模式 和 一个 低水平 选择 这 x1
模式. 入点 x4 模式, 一个 输出 脉冲 是 已生成 用于 每
过渡 在 要么 一个 或 B 输入. 入点 x1 模式, 一个 输出
脉冲 是 已生成 入点 一个 合并 一个/b 输入 循环.
(请参见 图 2.)
ls7083 - dnck
(管脚 7)
入点 ls7083, 这个 是 这 向下 时钟 输出. 这个 输出 con-
sists 的 低走 脉冲 已生成 当 一个 输入 滞后 这 b
输入.
ls7084 - 向上/dn
(管脚 7)
入点 ls7084, 这个 是 这 计数 方向 指示 输出.
当 一个 输入 导联 这 b 输入, 这 向上/dn 输出 去 高
指示 那 这 计数 方向 是 向上. 当 一个 输入 滞后
这 b 输入, 向上/dn 输出 去 低, 指示 那 这 计数
方向 是 向下.
ls7083 - upck
(管脚 8)
入点 ls7083, 这个 是 这 向上 时钟 输出. 这个 输出 由
的 低走 脉冲 已生成 当 一个 输入 导联 这 b 入点-
put.
ls7084 - clk
(管脚 8)
入点 ls7084, 这个 是 这 合并 向上 时钟 和 向下 时钟
输出. 这 计数 方向 在 任何 即时 是 显示 由 这
向上/dn 输出 (管脚 7).
备注
: 用于 这 ls7084, 这 计时 的 clk 和 向上/dn re-
查询 那 这 计数器 接口 与 ls7084 计数 开启 这
上升 边缘 的 这 clk 脉冲.
描述:
这 ls7083 和 ls7084 是 单片 cmos 硅 闸门
正交 时钟 转换器. 正交 时钟 派生的
从 光学 或 磁性 编码器, 当 已应用 至 这 一个
和 b 输入 的 这 ls7083/ls7084, 是 已转换 至 字符串
的 向上 时钟 和 向下 时钟 (ls7083) 或 至 一个 时钟 和
一个 向上/向下 方向 控制 (ls7084). 这些 产出 可以
是 接口 直接 与 标准 向上/向下 计数器 用于 di-
功能 和 位置 感应 的 这 编码器.
october 2000
RBIAS
vdd(+v)
vss(-v)
一个 B
x4/x1
DNCK
UPCK
管脚 分配 - 顶部 查看
clk
向上/dn
图 1
1
2
3
4
8
7
6
5
LS7084
RBIAS
vdd(+v)
vss(-v)
一个 B
x4/x1
1
2
3
4
8
7
6
5
LS7083
LSI LSI
7083/84-100600-1
lsi/csi
lsi 计算机 系统, 公司 1235 walt whitman road, melville, 纽约 11747 (631) 271-0400 传真 (631) 271-0405
ls7083/7084
U
l
®
A3800
: 点此下载
