st24lc21b, st24lw21
st24fc21, st24fc21b, st24fw21
1 kbit (x8) 双 模式 串行 可擦可编程只读存储器
用于 vesa 插头 &放大器; 播放
六月 2002 1/22
AI01741
SDA
v
抄送
ST24xy21VCLK
scl
v
ss
WC
图 1.逻辑 图表
1 百万 擦除/写 循环次数
40 年 数据 保留
3.6v 至 5.5v 或 2.5v 至 5.5v 单独 供应
电压
硬件 写 控制 (st24lw21
和 st24fw21)
ttl 施密特-触发器 开启 vclk 输入
100k / 400k 赫兹 兼容性 与 这 我
2
c
总线 有点 转让 范围
两个 电线 串行 接口 我
2
c 总线
兼容
我
2
c 第页 写 (向上 至 8 字节数)
我
2
c 字节, 随机 和 顺序 阅读
模式
自我 定时 编程 循环
自动 地址 递增
增强型 esd/门闩 向上
演出
错误 回收 机制
(st24fc21 和 st24fw21) vesa 2
兼容
描述
这 st24lc21b, st24lw21, st24fc21,
st24fc21b 和 st24fw21 是 1k 有点 电气
可擦除 可编程 记忆 (可擦可编程只读存储器), 或-
组织 入点 128x8 比特. 入点 这 文本, 产品 是
参考 作为 st24xy21, 在哪里 "x" 是 要么 "l" 用于
vesa 1 或 "f" 用于 vesa 2 兼容 回忆
和 在哪里 "y" 表示 这 写 控制 管脚 con-
连接: "c" 手段 wc 开启 管脚 7 和 "w" 手段
wc 开启 管脚 3.
SDA 串行 数据 地址 输入/输出
scl 串行 时钟 (我
2
c 模式)
v
抄送
供应 电压
v
ss
接地
VCLK 时钟 发送 仅 模式
WC 写 控制
表 1. 信号 姓名
8
1
so8 (m)
150mil 宽度
8
1
psdip8 (b)
0.25mm 框架
备注:
wc 信号 是 仅 可用 用于 st24lw21 和 st24fw21
产品.
: 点此下载
