1
zarlink 半导体 公司
zarlink, zl 和 这 zarlink 半导体 徽标是 商标 的 zarlink 半导体 公司
版权 2002-2004, zarlink semico喷射器 公司 全部 权利 保留.
特点
• aal1 分段 和 reassembly 设备
符合 与 电路 em调节 服务 (消费电子展)
标准 (af-vtoa-0078.000)
• 支架 两者都有 unstructured 和 结构化
电路 仿真 的8 独立 ds1/e1/st-
总线 接口
• 支架 aal1 trunking, 与 向上 至 128 tdm
频道 按 vc (af-vtoa-0089.001)
• 支架 cas 变速器 和 接待处 入点 全部
结构化 模式 的 操作
• 支架 同时 加工 的 向上 至 256
双向 虚拟 电路
• 支架 混合 ds1/e1 操作
• 支架 混合 unstructured 和 结构化 消费电子展
操作
• 完全 灵活 ds0 分配
• 完成 时钟 回收 解决方案 提供 开启-
芯片: 同步, 自适应, 或 同步
剩余 时间 邮票 (srts) 通过 8 独立
PLLs
• 双模式 (atm-结束 或 phy-结束) utopia 港口
操作 入点 水平 1 或 水平 2 模式 用于
连接 至 外部 phy 或 atm 设备 与
utopia 时钟 费率 向上 至 52 MHz
• tdm 总线 提供 8 双向 串行 溪流
在 1.544, 2.048, 或 4.096 mhz - 兼容 与
通用 (1.544 mbps 或 2.048 mbps) 和 st-
总线 (2.048 mbps) 接口
• 支架 主人 和 奴隶 tdm 背板 总线
时钟 操作
• 支架 tdm 和 utopia 环回 功能
• 16-有点 微处理器 港口, 可配置 至
摩托罗拉 或 英特尔 计时
• 主人 时钟 费率 的 66.0 MHz
图 1 - mt90520 块 图表
分段 / reassembly
圆形 缓冲区
vc 查找
表
外部
同步
sram (zbt)
外部 记忆 控制器
UTOPIA
输入
块
JTAG
接口
16-有点 微处理器
接口
边界-
扫描 逻辑
微处理器
接口 逻辑
UTOPIA
接口
UTOPIA
输出
块
本地
记忆
TDM
输入
块
tx/分段 (x 8)
TX
sar
本地
记忆
TDM
输出
块
rx sars
(udt, sdt,
数据)
rx/reassembly (x 8)
PLL
时钟
管理
tdm 输入
接口
tdm 输出
接口
MT90520
时钟 控制
/回收
接口
january 2004
订购 信息
MT90520AG 456 管脚 塑料 bga
-40 至 +85°c
MT90520
8-港口 主要 费率
电路 仿真 aal1 sar
数据 工作表
: 点此下载
