1
特点
• aal1 分段 和 reassembly 设备
兼容 与 结构化 数据 转让 (sdt)
作为 按 ansi t1.630 和 itu 我.363 标准
• transports 64kbps 和 n x 64kbps traffic 结束
atm aal1 细胞 (也 结束 aal5 或 aal0)
• 同时 加工 的 向上 至 1024
双向 虚拟 电路
• 灵活 aggregation 能力 (nx64) 至
允许 任何 组合 的 64 kbps 频道
同时 维护 框架 完整性 (ds0
grooming)
• 支持 用于 时钟 回收 - 自适应 时钟
回收, 同步 剩余 时间 邮票
(srts), 或 外部
• 主要 utopia 港口 (水平 1, 25 mhz) 用于
连接 至 外部 phy 设备 与 数据
吞吐量 的 向上 至 155 mbps
• 次要 utopia 港口 用于 连接 至 一个
外部 aal5 sar 处理器, 或 用于 链
多个 mt90500 设备
• 16-有点 微处理器 港口, configurable 至
摩托罗拉 或 英特尔 计时
• tdm 总线 提供 16 双向 串行 tdm
溪流 在 2.048, 4.096, 或 8.192 mbps 用于 向上
至 2048 tdm 64 kbps 频道
• 兼容 与 st-总线, mvip, h-mvip 和
scsa 接口
• 支架 主人 和 奴隶 tdm 总线 时钟
操作
• 环回 功能 在 tdm 总线 接口
• 本地 tdm 总线 提供 时钟, 输入 管脚 和
输出 管脚 用于 2.048 mbps 操作
• 主人 时钟 费率 向上 至 60 mhz
• 双 铁轨 (3.3v 用于 电源 最小化, 5v 用于
标准 我/o)
• ieee1149 (jtag) 接口
图 一个 - mt90500 块 图表
外部 记忆 控制器
微处理器
接口
TDM
时钟
逻辑
tdm 总线
接口
TX
AAL1
sar
边界 扫描
TX
UTOPIA
mux
rx
UTOPIA
vc
查找
表格
tx / rx
外部
同步
SRAM
时钟 信号
tdm 总线
本地 tdm 总线
rx
AAL1
sar
JTAG
接口
16-有点 微处理器 地址
主
UTOPIA
接口
次要
UTOPIA
接口
至/从
从
utopia 模块
内部
TDM
框架
缓冲区
寄存器
tdm 模块
16 线条
2048 x 64 kbps
(最大值.)
32 x 64 kbps 出点
控制 构筑物
和 圆形 缓冲区
和 数据 公共汽车
外部
外部
PHY
atm sar
32 x 64 kbps 入点
时钟
回收
DS5171 问题 4 april 1999
MT90500
多通道 atm aal1 sar
订购 信息
MT90500AL 240 管脚 塑料 qfp
-40 至 +85 c
: 点此下载
