这 信息 入点 这个 文件 是 主题 至 变更 无 通知. 之前 使用 这个 文件, 请
确认 那 这个 是 这 最新 版本.
不 全部 设备/类型 可用 入点 每 国家/地区. 请 检查 与 本地 elpida 记忆, 公司 用于
可用性 和 附加 信息.
mos 综合 电路
µ
µµ
µ
pd45128441, 45128841, 45128163
128m-有点 同步 dram
4-银行, lvttl
数据 工作表
文件 否. e0031n30 (ver. 3.0)
日期 已发布 8月 2001 cp (k)
已打印 入点 日本
elpida 记忆, 公司 是 一个 接头 venture dram 公司 的 nec 公司 和 hitachi, 有限公司.
描述
这
µ
pd45128441, 45128841, 45128163 是 高速 134,217,728-有点 同步 动态 随机访问
回忆, 有组织的 作为 8,388,608
×
4
×
4, 4,194,304
×
8
×
4, 2,097,152
×
16
×
4 (字
×
有点
×
银行), 分别.
这 同步 drams 已实现 高速 数据 转让 使用 这 管道 体系结构.
全部 输入 和 产出 是 已同步 与 这 正 边缘 的 这 时钟.
这 同步 drams 是 兼容 与 低 电压 ttl (lvttl).
这些 产品 是 已打包 入点 54-管脚 tsop (二).
特点
•
完全 同步 动态 ram, 与 全部 信号 引用 至 一个 正 时钟 边缘
•
脉冲 接口
•
可能 至 断言 随机 色谱柱 地址 入点 每 循环
•
四边形 内部 银行 受控 由 ba0(a13) 和 ba1(a12)
•
字节 控制 (
×
16) 由 ldqm 和 udqm
•
可编程 w说唱 顺序 (顺序 / 交错)
•
可编程 突发 长度 (1, 2, 4, 8 和 已满 第页)
•
可编程 /cas 延迟 (2 和 3)
•
自动 预充电 和 受控 预充电
•
cbr (自动) 刷新 和 自我 刷新
•
×
4,
×
8,
×
16 组织机构
•
单独 3.3 v
±
0.3 v 电源 供应
•
lvttl 兼容 输入 和 产出
•
4,096 刷新 循环次数 / 64 ms
•
突发 终止 由 突发 停止 命令 和 预充电 命令
: 点此下载
