特点
最大值 样品 费率: 70msps
12-有点 分辨率
否 缺失 代码
电源 耗散: 1.1w
cmos 技术
同时 采样和保持
70.5db snr 在 10mhz 如果
序列化 lvds 产出 满足 或 超过 这
要求 的 ansi tia/eia-644-一个
标准
内部 和 外部 参考资料
3.3v 数字/模拟 供应
tqfp-80 powerpad
包装
应用程序
便携式 ultrasound 系统
胶带 驱动器
测试一下 设备
描述
这 ads5273 是 一个高-业绩, 70msps, 8-频道
平行 模数转换 变频器 (adc). 一个 内部
参考 是 提供, 简化 系统 设计
要求. 低 电源 消费 允许 用于 这
最高 的 系统 集成 密度. 串行 lvds
产出减少 这 号码 的 接口 线条 和 包装
尺寸.
入点 lvds (低-电压 差速器 信令), 一个 综合
相位 锁 回路 乘法 这 传入 adc 取样
时钟 由 一个 因素 的 6. 这个 高频 lvds 时钟 是
已使用 入点 这 数据 序列化 和 变速器 流程
和 是 已转换 至 一个 lvds 信号 用于 变速器 入点
平行与 这 数据. 提供 这个附加 lvds 时钟
允许 用于 容易 延迟 匹配. 这 字 输出 的 每个
内部 adc 是 序列化 和 已传输 要么 msb 或
lsb第一. 这 有点 以下内容 这 上升 边缘 的 这 adc 时钟
输出 是 这 第一 有点 的 这 字.
这 ads5273 提供 一个 内部 参考, 或 可以
可选 是 驱动 与 一个 外部 参考. 最好
业绩 可以 是 已实现 通过 这 内部
参考 模式.
这 设备 是 可用 入点一个 powerpadtqfp-80 包装
和 是 指定 结束 一个 −40
°
c 至 +85
°
c 操作 范围.
12−有点
adc
PLL
s/h
序列化程序
1X ADCLK
6X ADCLK
IN1
p
一个DCLK
IN1
n
OUT1
p
OUT1
n
12−有点
adc
s/h
序列化程序
IN2
p
IN2
n
OUT2
p
OUT2
n
12−有点
adc
s/h 序列化程序
IN3
p
IN3
n
OUT3
p
OUT3
n
LCLK
p
LCLK
n
ADCLK
p
ADCLK
n
12−有点
adc
s/h
序列化程序
IN4
p
IN4
n
OUT4
p
OUT4
n
12−有点
adc
s/h
序列化程序
IN5
p
IN5
n
OUT5
p
OUT5
n
12−有点
adc
s/h 序列化程序
IN6
p
IN6
n
OUT6
p
OUT6
n
12−有点
adc
s/h 序列化程序
IN7
p
IN7
n
OUT7
p
OUT7
n
12−有点
adc
s/h
序列化程序
Reference
IN8
p
IN8
n
参考
t
智力/分机
v
厘米
参考
B
OUT8
p
OUT8
n
寄存器
SCLK
SDATA
cs
控制
重置
pd
产品 预览
ADS5273
sbas305a −january 2004 − 修订 二月 2004
8-频道, 12-有点, 70msps adc
与 序列化 lvds 接口
www.ti.com
版权
2004, 德州 仪器仪表 股份公司
请 是 意识到 那 一个 重要 通知 关于 可用性, 标准 保修, 和 使用 入点 关键 应用程序 的 texas 仪器仪表
半导体 产品 和 免责声明 对此 出现 在 这 结束 的 这个 数据 工作表.
PowerPAD是 一个 已注册 商标 的 德州 仪器仪表. 全部 其他 商标 是 这 财产 的 他们的 各自 业主.
: 点此下载
