ICS570B
乘法器 和 零 延迟 缓存区
mds 570b 一个 1 修订 053001
整体的 电路 系统, inc . • 525 race 街道 • san jose • ca • 95126 • (408)295-9800tel • www.icst.com
初步的 信息
• packaged 在 8 管脚 soic.
• 管脚-为-管脚 替换 和 upgrade 至
ics570/ics570a
• 函数的 相等的 至 av9170 (不 一个 管脚-
为-管脚 替换).
• 低 输入 至 输出 skew 的 300 ps 最大值 (>60 mhz
输出).
• 低 skew (100 ps) 输出.
• 能力 至 choose 在 14 不同的
multipliers 从 0.5x 至 32x.
• 输入 时钟 频率 向上 至 150 mhz 在 3.3v.
• 能 recover degraded 输入 时钟 职责 循环.
• 输出 时钟 职责 循环 的 45/55.
• 电源 向下 和 触发-状态 模式.
• 全部 cmos 时钟 swings 和 25ma 驱动
能力 在 ttl 水平.
• 先进的, 低 电源 cmos 处理.
• 运行 电压 的 3.3 v (±5%).
• 工业的 温度 版本 有
这 ics570b 是 一个 高 效能 零 延迟 缓存区
(zdb) 这个 integrates ics’ 专卖的 相似物/数字的
阶段 锁 循环 (pll) 技巧. 这 ics570b,
部分 的 ics’ clockblocks™ 家族, 是 设计 作 一个
效能 upgrade 至 满足 today’s 高等级的 速 和
更小的 电压 (所需的)东西. 这 零 延迟 特性
意思 那 这 rising 边缘 的 这 输入 时钟 aligns 和
这 rising edges 的 两个都 输出, 给 这 appearance
的 非 延迟 通过 这 设备. 那里 是 二 输出 在
这 碎片, 一个 正在 一个 低-skew 分隔 用 二 的 这 其它.
这 设备 包含 一个 所有-碎片 电源 向下/触发-状态
模式 那 stops 这 内部的 pll 和 puts 两个都 输出
在 一个 高 阻抗 状态.
这 ics570b 是 完美的 为 同步 输出 在 一个 大
多样性 的 系统, 从 个人的 计算机 至 数据
communications 至 graphics/video. 用 准许 止-碎片
反馈 paths, 这 设备 能 eliminate 这 延迟
通过 其它 设备.
这 ics570b 是 完毕 至 改进 输入 至 输出 jitter
从 这 原来的 ics570m 和 ics570a verisons, 和 是
推荐 为 所有 新 3.3 v 仅有的 设计.
为 5v 产品, 使用 这 ics570a.
块 图解
描述 特性
分隔 用 n
阶段
探测器,
承担
打气, 和
循环 过滤
电压
控制
振荡器
CLK
输出
缓存区
ICLK
clk/2
输出
缓存区
FBIN
÷2
s1, s0
2
外部 反馈 能 来到 从 clk 或者 clk/2 (看 表格 在 页 2).
: 点此下载
