初步
2m x 36/4m x 18 流水线 dcd sram
CY7C1484V33
CY7C1485V33
柏树 半导体 公司
• 3901 北 第一 街道 • San Jose
,
ca 95134 • 408-943-2600
文件 #: 38-05285 rev. *a 修订 january 18, 2003
特点
• 快 时钟 速度: 250, 200, 和 167 mhz
• 提供 高性能 3-1-1-1 访问权限 费率
• 快 访问权限 时间: 2.6, 3.0, 和 3.4 ns
• 最优 用于 深度 扩展
• 单独 3.3v –5% 和 +5% 电源 供应 v
dd
• 分开 v
DDQ
用于 3.3v 或 2.5v
• 普通 数据 输入 和 数据 产出
• 字节 写 启用 和 全球 写 控制
• 芯片 启用 用于 地址 管道
• 地址, 数据, 和 控制 寄存器
• 内部 自定时 写 循环
• 突发 控制 针脚 (交错 或 线性 突发
顺序)
• 自动 掉电 用于 便携式 应用程序
• 高-密度, 高速 软件包
• jtag 边界 扫描 用于 bga 包装 版本
• 可用 入点 119-球 颠簸 bga 和 100-管脚 tqfp
软件包 (cy7c1484v33 和 cy7c1485v33).
• 165-球 fbga 将 是 提供 开启 一个 机会 依据.
(请 联系人 柏树 销售 或 市场营销)
功能 描述
这 柏树 同步 突发 sram 家庭 雇用
高-速度, 低功耗 cmos 设计 使用 高级
单层 多晶硅, 三层 金属 技术. 每个
记忆 细胞 由 的 六个 晶体管.
这 cy7c1484v33 和 cy7c1485v33 srams 集成
2,097,152
×
36/4,194,304
×
18 sram 细胞 与 高级
同步 外围设备 电路 和 一个 两位 计数器 用于
内部 突发 操作. 全部 同步 输入 是 门控 由
寄存器 受控 由 一个 正-边缘-已触发 时钟 输入
(clk). 这 同步 输入 包括 全部 地址, 全部 数据
输入, 地址-流水线 芯片 启用 (ce
), 突发 控制
输入 (adsc
, adsp, 和 adv), 写 启用 (bw
一个
, bw
b
,
BW
c
, bw
d
, 和 bwe), 和 全球 写 (gw).
异步 输入 包括 这 输出 启用 (oe
) 和
突发 模式 控制 (模式). 这 数据 (dqx) 和 这 数据
奇偶校验 (dpx) 产出, 已启用 由 oe
, 是 也 异步.
dqa,b,c,d 和 dpa,b,c,d 应用 至 cy7c1484v33 和 dqa,b
和 dpa,b 应用 至 cy7c1485v33. 一个, b, c, 和 d 每个 是
八 比特 宽 入点 这 案例 的 dq 和 一个 有点 宽 入点 这 案例
的 dp.
地址 和 芯片 启用 是 已注册 与 要么
地址 状态 处理器 (adsp
) 或 地址 状态
控制器 (adsc
) 输入 针脚. 后续 突发 地址
可以 是 内部 已生成 作为 受控 由 这 突发 预付款
管脚 (adv
).
地址, 数据 输入, 和 写 控件 是 已注册 片上
至 启动 自定时 写 循环. 写 循环次数 可以 是 一个 至
四 字节数 宽 作为 受控 由 这 写 控制 输入.
个人 字节 写 允许 个人 字节 至 是 书面. bw
一个
控件 dqa 和 dpa. bw
b
控件 dq
b
和 dp
b
. bw
c
控件 dqc 和 dpd. bw
d
控件 dq 和 dpd. bw
一个
, bw
b
,
BW
c
, bw
d
可以 是 活动 仅 与 bwe正在 低. gw正在
低 原因 全部 字节数 至 是 书面. 写 直通
能力 允许 书面 数据 可用 在 这 输出 用于 这
立即 下一个 阅读 循环. 这个 设备 也 包含
流水线 启用 电路 用于 容易 深度 扩展 无
惩罚 系统 业绩.
这 cy7c1484v33/cy7c1485v33 是 两者都有 双循环
取消选择 零件.全部 输入 和 产出 的 这 cy7c1484v33,
cy7c1485v33 是 电子元件工业联合会 标准 jesd8-5-兼容.
选择 指南
cy7c1484v33-
250
cy7c1485v33-
250
cy7c1484v33-
200
cy7c1485v33-
200
cy7c1484v33-
167
cy7c1485v33-
167 单位
最大值 访问权限 时间 2.6 3.0 3.4 ns
最大值 操作 电流 tbd tbd tbd ma
最大值 cmos 备用 电流 tbd tbd tbd ma
阴影 区域 包含 预付款 信息.
: 点此下载
