ADC08D500
高 业绩, 低 电源, 双 8-有点, 500 MSPS 一个/d
变频器
概述 描述
这 ADC08D500 是 一个 双, 低 电源, 高 业绩
CMOS 模数转换 变频器 那 数字化 信号 至 8
比特 分辨率 在 取样 费率 向上 至 800 msps. consum-
ing 一个 典型 1.4 瓦特 在 500 MSPS 从 一个 单独 1.9 电压
供应, 这个 设备 是 保证 至 有 否 缺失 代码
结束 这 已满 操作 温度 范围. 这 独一无二 折叠
和 插值 体系结构, 这 完全 差速器 比较-
托尔 设计, 这 创新 设计 的 这 内部 样品-和-
保持 放大器 和 这 自校准 方案 启用 一个 很
扁平 响应 的 全部 动态 参数 超越 nyquist,
生产 一个 高 7.5 ENOB 与 一个 250 MHz 输入 信号 和
一个 500 MHz 样品 费率 同时 提供 一个 10
-18
b.e?.右. 输出
格式化 是 偏移量 二进制 和 这 LVDS 数字 产出 是
符合 与 IEEE 1596.3-1996, 与 这 例外 的 一个
可调 普通 模式 电压 之间 0.8v 和 1.2v.
每个 变频器 有 一个 1:2 多路分解器 那 饲料 两个 LVDS
公共汽车 和 减少 这 输出 数据 费率 开启 每个 总线 至 一半
这 取样 费率. 这 两个 转换器 可以 是 交错
和 已使用 作为 一个 单独 1 GSPS adc.
这 变频器 通常 消耗 较少 比 3.5 mW 入点 这
电源 向下 模式 和 是 可用 入点 一个 128-铅, 热
增强型 暴露 衬垫 LQFP 和 操作 结束 这 印度河-
审判 (-40˚c
≤
t
一个
≤
+85˚c) 温度 范围.
特点
n
内部 采样和保持
n
单独 +1.9v
±
0.1v 操作
n
选择 的 SDR 或 DDR 输出 时钟
n
交错 模式 用于 2x 取样 费率
n
多个 adc 同步 能力
n
保证 否 缺失 代码
n
串行 接口 用于 扩展 控制
n
好 调整 的 输入 满量程 范围 和 偏移量
n
职责 循环 已更正 样品 时钟
钥匙 规格
n
分辨率 8 比特
n
最大值 换算 费率 500 MSPS (最小)
n
有点 错误 费率 10
-18
(典型值)
n
ENOB
@
250 MHz 输入 7.5 比特 (典型值)
n
DNL
±
0.15 lsb (典型值)
n
电源 消费
— 操作 1.4 w (典型值)
— 电源 向下 模式 3.5 mW (典型值)
应用程序
n
直接 RF 向下 换算
n
数字 Oscilloscopes
n
卫星 机顶盒 盒子
n
通信 系统
n
测试一下 仪器仪表
块 图表
20121453
将 2005
高 业绩, 低 电源, 双 8-有点, 500 MSPS 一个/d 变频器
© 2005 国家 半导体 公司 DS201214 www.国家.com
: 点此下载
