512k x 32 静态 ram
CY7C1062AV33
柏树 半导体 公司
• 3901 北 第一 街道 • San Jose
,
ca 95134 • 408-943-2600
文件 #: 38-05137 rev. *d 修订 二月 21, 2003
特点
• 高 速度
—t
AA
= 8, 10, 12 ns
• 低 活动 电源
— 1080 mw (最大值.)
• 操作 电压 的 3.3 ± 0.3v
• 2.0v 数据 保留
• 自动 掉电 当 取消选择
• ttl-兼容 输入 和 产出
• 容易 记忆 扩展 与 ce
1
, ce
2
, 和 ce
3
特点
功能 描述
这 cy7c1062av33 是 一个 高性能 cmos 静态
ram 有组织的 作为 524,288 字词 由 32 比特.
写作 至 这 设备 是 已完成 由 启用 这 芯片
(ce
1,
ce
2
和 ce
3
低) 和 强迫 这 写 启用 (我们)
输入 低. 如果 字节 启用 一个 (b
一个
) 是 低, 然后 数据 从 我/o
针脚 (我/o
0
通过 我/o
7
), 是 书面 进入 这 位置 指定 开启
这 地址 针脚 (一个
0
通过 一个
18
). 如果 字节 启用 b (b
B
) 是
低, 然后 数据 从 我/o 针脚 (我/o
8
通过 我/o
15
) 是 书面 进入
这 位置 指定 开启 这 地址 针脚 (一个
0
通过 一个
18
).
同样, b
c
和 b
d
对应 与 这 我/o 针脚 我/o
16
至 我/o
23
和 我/o
24
至 我/o
31
, 分别.
阅读 从 这 设备 是 已完成 由 启用 这 芯片
(ce
1,
ce
2
,
和 ce
3
低) 同时 强迫 这 输出 启用
(oe
) 低 和 写 启用 (我们) 高. 如果 这 第一 字节
启用 (b
一个
) 是 低, 然后 数据 从 这 记忆 位置
指定 由 这 地址 针脚 将 出现 开启 我/o
0
至 我/o
7
. 如果 字节
启用 b (b
B
) 是 低, 然后 数据 从 记忆 将 出现 开启
我/o
8
至 我/o
15
. 类似地, b
c
和 b
d
对应 至 这 第三 和
第四 字节数. 请参见 这 真相 表 在 这 背面 的 这个 数据 工作表
用于 一个 完成 描述 的 阅读 和 写 模式.
这 输入/输出 针脚 (我/o
0
通过 我/o
31
) 是 已放置 入点 一个
高阻抗 州 当 这 设备 是 取消选择 (ce
1,
ce
2
或 ce
3
高), 这 产出 是 已禁用 (oe高), 这
字节 选择 是 已禁用 (b
一个-d
高), 或 期间 一个 写
操作 (ce
1,
ce
2
, 和 ce
3
低, 和 我们低).
这 cy7c1062av33 是 可用 入点 一个 119-球 变桨 球 网格
阵列 (pbga) 包装.
选择 指南
–8 –10 –12 单位
最大值 访问权限 时间 81012ns
最大值 操作 电流
com
’
l 300 275 260 ma
指示
’
l 300 275 260
最大值 cmos 备用 电流 com
’
l/指示
’
l50 50 50mA
逻辑 块 图表
15
16
一个
1
一个
2
一个
3
一个
4
一个
5
一个
6
一个
7
一个
8
色谱柱
解码器
行 解码器
感觉 安培数
输入 缓冲区
512k x 32
阵列
一个
0
一个
12
一个
14
一个
13
一个
一个
一个
17
一个
18
一个
10
一个
11
4096 x 4096
我/o
0
–
我/o
31
oe
ce
3
B
一个
B
d
一个
9
输出 缓冲区
控制 逻辑
B
B
B
c
我们
ce
2
ce
1
: 点此下载
