整体的
电路
系统, 公司
ICS93V857-xxx
0693k—03/13/03
1
块 图解
2.5v 宽 范围 频率 时钟 驱动器 (33mhz - 233mhz)
管脚 配置
48-管脚 tssop&放大; tvsop
推荐 应用:
• ddr 记忆 modules / 零 延迟 板 风扇 输出
• 提供 完全 ddr dimm 逻辑 解决方案 和
icssstv16857, icssstv16859 或者 icssstv32852
产品 描述/特性:
• 低 skew, 低 jitter pll 时钟 驱动器
• 1 至 10 差别的 时钟 分发 (sstl_2)
• 反馈 管脚 为 输入 至 输出 同步
• pd# 为 电源 管理
• 展开 spectrum tolerant 输入
• 自动 pd 当 输入 信号 移除
• 选择 的 静态的 阶段 补偿 有,
为 容易 板 tuning;
-
XXX
= 设备 模式 号码 为 选项 列表
在下.
-
ics93v857-025 ......
0ps
-
ics93v857-125
+125ps
-
ics93v857-130 ..
+40ps
切换 特性:
• 时期 jitter (>66mhz): <40ps
• 循环 - 循环 jitter (66mhz): <120ps
• 循环 - 循环 jitter (>100mhz): <65ps
• 输出 - 输出 skew: <60ps
• 输出 上升 和 下降 时间: 650ps - 950ps
• 职责 循环: 49.5% - 50.5%
地
CLKC0
CLKT0
VDD
CLKT1
CLKC1
地
地
CLKC2
CLKT2
VDD
VDD
clk_int
clk_inc
VDD
AVDD
AGND
地
CLKC3
CLKT3
VDD
CLKT4
CLKC4
地
地
CLKC5
CLKT5
VDD
CLKT6
CLKC6
地
地
CLKC7
CLKT7
VDD
PD#
fb_int
fb_inc
VDD
fb_outc
fb_outt
地
CLKC8
CLKT8
VDD
CLKT9
CLKC9
地
ics93v857-025/125/130
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
STUPN是TUPTUO
etatSLLP
DDVA#DPTni_klCCni_klCTKLCCKLCTtuo_bFCtuo_bf
DNGH L H LH L H ffo/dessapyb
DNGH H L HL H L ffo/dessapyb
v5.2
)mon(
LL HZZZ Z ffo
v5.2
)mon(
LH LZZZ Z ffo
v5.2
)mon(
HL HLHL H no
v5.2
)mon(
HH LHLH L no
v5.2
)mon(
x)zhm02<
)1(
ZZ Z Z ffo
符合实际
PLL
fb_int
fb_inc
clk_inc
clk_int
PD#
控制
逻辑
fb_outt
fb_outc
CLKT0
CLKT1
CLKT2
CLKT3
CLKT4
CLKT5
CLKT6
CLKT7
CLKT8
CLKT9
CLKC0
CLKC1
CLKC2
CLKC3
CLKC4
CLKC5
CLKC6
CLKC7
CLKC8
CLKC9
6.10 mm. 身体, 0.50 mm. 程度 = tssop
4.40 mm. 身体, 0.40 mm. 程度 = tssop (tvsop)
: 点此下载
