rev. prg 01/03
初步的 技术的数据
ADE7754
–
9
–
管脚 非. MNEMONIC 描述
19 CLKIN 主控 时钟 为 adcs 和 数字的 信号 处理. 一个 外部 时钟 能 是 pro-
vided 在 这个 逻辑 输入. alternatively, 一个 并行的 resonant 在 结晶 能 是 连接
横过 clkin 和 clkout 至 提供 一个 时钟 源 为 这 ade7754. 这 时钟
频率 为 指定 运作 是 10mhz. 陶瓷的 加载 电容 的 在 22pf
和 33pf 应当 是 使用 和 这 门 振荡器 电路. 谈及 至 结晶 manufacturers
数据 薄板 为 加载 电容 (所需的)东西
20 CLKOUT 一个 结晶 能 是 连接 横过 这个 管脚 和 clkin 作 描述 在之上 至 提供 一个
时钟 源 为 这 ade7754. 这 clkout 管脚 能 驱动 一个 cmos 加载 当
也 一个 外部 时钟 是 有提供的 在 clkin 或者 一个 结晶 是 正在 使用.
21
CS
碎片 选择. 部分 的 这 四 线 串行 接口. 这个 起作用的 低 逻辑 输入 准许
这 ade7754 至 share 这 串行 总线 和 一些 其它 设备. 看
ade7754 串行 inter-
面向.
. 22 DIN 数据 输入 为 这 串行 接口. 数据 是 shifted 在 在 这个 管脚 在 这 下落 边缘 的
SCLK—see
ade7754 串行 接口
.
23 SCLK 串行 时钟 输入 为 这 同步的 串行 接口. 所有 串行 数据 transfers 是
同步 至 这个 clock—see
ade7754 串行 接口
. 这 sclk 有 一个 schmidt-trig-
ger 输入 为 使用 和 一个 时钟 源 这个 有 一个 慢 边缘 转变 时间, e.g.,
opto-isolator 输出 等
24 DOUT 数据 输出 为 这 串行 接口. 数据 是 shifted 输出 在 这个 管脚 在 这 rising 边缘 的
sclk. 这个 逻辑 输出 是 正常情况下 在 一个 高 阻抗 状态 除非 它 是 驱动 数据
面向 这 串行 数据 bus—see
ade7754 串行 接口
.
管脚 配置
soic 包装
顶 视图
(不 至 规模)
ADE7754
REF
在/输出
AGND
ICN
ICP
IBN
CF
DGND
DVDD
AVDD
IBP
IAN
IAP
VN
VCP
VBP
VAP
重置
CS
SCLK
DIN
DOUT
IRQ
CLKIN
CLKOUT
2
3
4
5
6
7
8
9
10
11
12
1
24
23
22
21
20
19
18
17
16
15
14
13
: 点此下载
