

オーディオ用1ビット方式DAコンバータ (DF内蔵)

概要

CXD2565Mは、特にCDプレーヤ用として開発された8倍オーバーサンプリング・デジタルフィルタ内蔵の1ビット方式ステレオDAコンバータです。(マスタークロック 768fs)

特性

デジタルフィルタ部

- リップル：0.002dB以下
- 減衰量：-75dB以上


DAC部

- ダイナミックレンジ：116dB (理論値)
- S/N：96dB以上
- 歪率：0.004%以下


特長

- マスタークロック 768fs
- ソニーオリジナル新方式3次ノイズシェーパー採用
- PLM方式パルス変換出力 (コンプリメンタリー-PLM)
- ダイレクト・デジタルシンク
- 入力語長 18/16ビット選択可

端子配列図 (Top View)



28 pin SOP (Plastic)



構造

シリコンゲート CMOS

用途

CDプレーヤ, CD-Iプレーヤなど

絶対最大定格


• 電源電圧	V <sub>DD</sub>	-0.5~6.5	V
• 入力電圧	V <sub>I</sub>	-0.3~V <sub>DD</sub> + 0.3	V
• 許容損失	P <sub>d</sub> (T <sub>a</sub> = 60°C)	500	mW
• 保存温度	T <sub>stg</sub>	-55~150	°C

推奨動作条件

• 電源電圧	V <sub>DD</sub>	4.75~5.25	V
• 動作温度	T <sub>a</sub>	-10~60	°C
• OSC周波数	F <sub>x</sub> (768fs)	24.0~37.0	MHz

本資料に記載されております規格等は、改良のため予告なく変更することがありますので、ご了承ください。  
 また本資料によって、記載内容に関する工業所有権の実施許諾や、その他の権利に対する保証を認めたものではありません。  
 なお資料中に、回路例が掲載されている場合、これらは使用上の参考として、代表的な応用例を示したものですので、これら回路の使用に起因する損害について、当社は一切責任を負いません。

ブロック図



## 端子説明

端子番号	端子記号	I/O	説明
1	INIT	I	本信号の立ち上がりエッジで再同期
2	SYSM	I	システム・ミュート入力
3	ATT	I	シリアル・コントロール・データ入力
4	SHIFT	I	シフト・クロック入力
5	LATCH	I	ラッチ・クロック入力
6	384fs	O	384fsクロック出力
7	TEST1	I	テスト用端子 通常使用時は“L”レベルに固定
8	DVss	—	デジタルGND
9	TEST2	I	テスト用端子 通常使用時は“L”レベルに固定
10	BCK	I	BCK入力
11	DATA	I	データ入力
12	LRCK	I	LRCK入力
13	MUTEL	O	Lch ミュートフラグ出力
14	MUTER	O	Rch ミュートフラグ出力
15	DVDD1	—	デジタル電源
16	R1 (+)	O	Rch PLM出力1 (正相)
17	AVDDR	—	Rch用アナログ電源
18	R2 (+)	O	Rch PLM出力2 (正相)
19	AVssR	—	Rch用アナログGND
20	XVDD	—	マスター・クロック電源
21	XOUT	O	X'tal発振出力端子 (768fs)
22	XIN	I	X'tal発振入力端子 (768fs)
23	XVss	—	マスター・クロックGND
24	AVssL	—	Lch用アナログGND
25	L2 (+)	O	Lch PLM出力2 (正相)
26	AVDDL	—	Lch用アナログ電源
27	L1 (+)	O	Lch PLM出力1 (正相)
28	DVDD2	—	デジタル電源

## 電氣的特性


直流特性 (DV<sub>DD</sub> = XV<sub>DD</sub> = AV<sub>DDR</sub> = AV<sub>DDL</sub> = 5.0V ± 5%, DV<sub>SS</sub> = XV<sub>SS</sub> = AV<sub>SSL</sub> = AV<sub>SSR</sub> = 0V, Ta = -10~60°C)

項目	記号	条件	最小値	標準値	最大値	単位
“H” 入力電圧	XIN	V <sub>IHX</sub>	0.90V <sub>DD</sub>			V
	その他	V <sub>IH</sub>	0.76V <sub>DD</sub>			V
“L” 入力電圧	XIN	V <sub>ILX</sub>			0.10V <sub>DD</sub>	V
	その他	V <sub>IL</sub>			0.24V <sub>DD</sub>	V
入力リーク電流	I <sub>r</sub>		-5.0		5.0	μA
“H” 出力電圧	384fs	V <sub>OH</sub>	I <sub>o</sub> = -0.4mA	V <sub>DD</sub> - 0.5		V
	R1, R2 (+) L1, L2 (+)	V <sub>OHA</sub>	I <sub>o</sub> = -12mA	V <sub>DD</sub> - 0.5		V
	XOUT	V <sub>OHX</sub>	I <sub>o</sub> = -1.2mA	V <sub>DD</sub> - 0.5		V
	MUTEL, MUTER	V <sub>OHM</sub>	I <sub>o</sub> = -1.0mA	V <sub>DD</sub> - 0.5		V
“L” 出力電圧	384fs	V <sub>OL</sub>	I <sub>o</sub> = 0.4mA		0.4	V
	R1, R2 (+) L1, L2 (+)	V <sub>OLA</sub>	I <sub>o</sub> = 12mA		0.5	V
	XOUT	V <sub>OLX</sub>	I <sub>o</sub> = 1.2mA		0.5	V
	MUTEL, MUTER	V <sub>OLM</sub>	I <sub>o</sub> = 1.0mA		0.4	V
消費電流	I <sub>DD</sub>			20	60	mA

交流特性 (DV<sub>DD</sub> = XV<sub>DD</sub> = AV<sub>DDR</sub> = AV<sub>DDL</sub> = 5.0V ± 5%, DV<sub>SS</sub> = XV<sub>SS</sub> = AV<sub>SSL</sub> = AV<sub>SSR</sub> = 0V, Ta = -10~60°C)

項目	記号	条件	最小値	標準値	最大値	単位
BCKパルス幅	tw (BCK)		156			nsec
DATAセットアップ時間	tsu (DATA)		20			nsec
DATAホールド時間	th (DATA)		20			nsec
LRCKセットアップ時間	tsu (LRCK)		50			nsec
XINデューティ	duty (XIN)	V <sub>DD</sub> /2 at 33MHz		50		%
SHIFTパルス幅	tw (SH)		100			nsec
ATTセットアップ時間	tsu (A)		20			nsec
ATTホールド時間	th (A)		20			nsec
LATCHセットアップ時間	tsu (LAT)		18	20		nsec
LATCHホールド時間	th (LAT)		100			nsec
LATCHパルス幅	tw (LAT)		100			nsec

入力/ACタイミング



アナログ特性 (DVDD = XVDD = AVDDR = AVDDL = 5.0V, DVSS = XVSS = AVSSL = AVSSR = 0V, Ta = 25 °C)

項目	記号	条件	最小値	標準値	最大値	単位
全高調波歪率	THD + N	入力データ 1kHz, 0dB (Fs = 44.1kHz)		0.0030	0.0040	%
S/N比	S/N	入力データ 1kHz, 0/-∞0dB (Fs = 44.1kHz)	96			dB

## 機能説明

## ① ミュート機能

## (1) ゼロ・データ検出

検出はアッテネーション処理の後で行われます。

- 入力データの上位14ビットがオール“0”またはオール“1”で、かつ残りの下位ビットがDCと言う状態が続いた場合、ゼロ検出フラグが出力されます。
- 検出時間は、60ミリ秒か、300ミリ秒をシリアルコントロールで選択することができます。
- ゼロ検出フラグを出力中も、デジタルフィルタは通常動作をします。

## (2) デジタル・フィルタ ミュート (D/F MUTE)

- シリアル・コントロールのATTモード中の“MUTE”が“H”の時、アクティブになります。
- D/F部からの出力は、[“0” + DCオフセット]にセットされます。
- デジタルフィルタの内部演算は、通常動作をします。

## (3) ノイズ・シェーパー ミュート (NS MUTE)

- シリアル・コントロールのシステム・モード中の“NS MUTE”が“H”で以下の条件が一つでも成立した時、アクティブになります。
  - ゼロ検出フラグが立った時。
  - 入力端子“SYSM”に“H”(=ミュート)が入力された時。
  - D/F MUTEフラグが立った時。
- ノイズ・シェーパーの出力は、D/F部で加算されているDCオフセット成分を持つ出力に、切り替えられます。
- ノイズ・シェーパーの内部演算はそのまま動作させ、ミュート解除後は直ちにノイズ・シェーパーからの出力に切り替えられます。

## (4) INIT “L” のミュート


- D/F部の入力データをゼロにセットします。
- 内部RAMをクリアします。
- D/F部の出力を[“0” + DCオフセット]にセットします。  
(内部RAMクリア後、内部INIT以前)
- 内部INIT “L” 後、前置ホールド部を含むノイズ・シェーパー部レジスタをクリアし、出力をデューティー50%のPWM (0に相当) にセットします。

## ② ミュート・フラグ出力 (MUTEL, MUTER 端子)

- 以下の条件のうち一つでも成立した時に、ミュート・アクティブのフラグをMUTEL, MUTER端子から出力します。  
(フラグの極正は、シリアル・コントロールで選択可能です)
  - ゼロ検出フラグが立った時。
  - 入力端子“SYSM”に“H”(=ミュート)が入力された時。
  - D/F MUTEフラグが立った時。
  - 外部INITがアクティブになった時。

## ③ シリアル・コントロール

- ATT, SHIFT, LATCH端子に, モードデータを転送することによりモード設定を行います。
- 転送フォーマットを以下に示します。



- ビット1のデータは常に“0”とします。
- ビット2のデータが“0”の時アッテネートモードとなります。  
ビット2のデータが“1”の時システムモードとなります。
- 設定は, 外部INIT解除後に行います。

(次頁にモード設定表を示します)

## \* SYNC機能について

- シリアル・コントロールのシステムモードの中の“SYNC”が“H”にセットされる時, その立ち上がり時より一回だけ, 再同期をかけるにいきます。
- 内部の同期がとれるまで, 最低4fs周期, 最高5fs周期を要します。

## シリアル・コントロール

## • アッテネート・モード

ビット	モード・フラグ	機能	“H”	“L”
1	MODE1	MODE切り替え	テストモード	ノーマルモード
2	MODE2	MODE切り替え	システムモード	アッテネートモード
3	EMP	ディエンファシス	ON	OFF
4	MUTE	“0” + DCオフセット出力	ON	OFF
5	ATT1	アッテネートデータ (MSB)		
6	ATT2	アッテネートデータ		
7	ATT3	アッテネートデータ		
8	ATT4	アッテネートデータ		
9	ATT5	アッテネートデータ		
10	ATT6	アッテネートデータ		
11	ATT7	アッテネートデータ		
12	ATT8	アッテネートデータ		
13	ATT9	アッテネートデータ		
14	ATT10	アッテネートデータ		
15	ATT11	アッテネートデータ		
16	ATT12	アッテネートデータ (LSB)		

\* INIT “L” で、MODE1, MODE2, EMP, MUTEは “L” にリセット, ATTは “400”Hにセット



## • システム・モード

ビット	モード・フラグ	機能	“H”	“L”
1	MODE1	MODE切り替え	テストモード	ノーマルモード
2	MODE2	MODE切り替え	システムモード	アッテネートモード
3	IFORM	入力データ形式	LSBファースト	MSBファースト
4	IBIT	入力データ語長	18ビット	16ビット
5			don't care	
6			don't care	
7			don't care	
8	TEST1	テストモードの設定	通常使用時は“L”に固定	
9	TEST2	テストモードの設定	通常使用時は“L”に固定	
10	NS	ノイズシェーピング	don't care	
11	MT1	ゼロデータ検出時間	60ミリ秒	300ミリ秒
12	MT2	ゼロミュートフラグの極性	“H”でミュート	“L”でミュート
13	FS32	ディエンファシスのfsの選択	* 下表参照	
14	FS48	ディエンファシスのfsの選択	* 下表参照	
15	SYNC	入出力の同期	ON	OFF
16	NSMUTE	NSミュート機能	ON	OFF

\* INIT “L” で、すべて “L” にリセット

\* ディエンファシスのfsの選択

		32.0k	44.1k	48.0k	37.8k
13	FS32	“H”	“L”	“L”	“H”
14	FS48	“H”	“L”	“H”	“L”

## ④ INIT 機能

- 外部INIT信号立ち上がり後、再同期がかけられたら直ちにD/F部とNS部は同時にリセット解除されます。
- 外部LRCKは外部INIT信号によって変化しないので、外部INIT信号の立ち上がり後、最初の外部LRCKに対し、内部LRCKの位相をマスタークロック・レベルで合わせ込みます。
- 内部の同期がとれるまで最低4fs周期、最高5fs周期を要します。
- 内部INITは、外部INIT信号立ち下がり後、約2～2.5ミリ秒遅らせています。


## ⑤ 倍速の動作について

- 倍速で入力してきた信号に対して同期を保ち、内部演算は標準速のままで行われます。


## ⑥ アッテネータ

- ATTデータはビット5 (MSB) ～ビット16 (LSB) の12ビットを使って転送されます。大きさは、000H (0.0) ～400H (1.0) となっています。

INIT: "L" でATTデータとして400Hがセットされます。




ソフトミュートはATTとして000Hを転送することにより行います。解除するときは、ソフトミュートをかける前のATTデータ（上図では400H）を転送します。




このように新しいATTデータへは、常にソフトミュートの動作で移っていきます。上図のようにATT1 > ATT3 > ATT2というATTデータを考え、まずATT1が転送され次にATT2が転送されたとします。ATT1の値になる前に（図中Aの状態）ATT2が転送された場合はATT1は無視されそのままATT2の値に近づいていきます。次にATT2が転送され、ATT2の値になる前に（図中BまたはC）ATT3が転送されると、ATT2は無視され、ATT3の値に近づいていきます。

データ入力タイミング



• 図は、24BCK/LSBファーストの例です。


応用回路例



この資料の応用回路例は、使用上の参考として、代表的な応用例を示したもので、これら回路の使用に起因する損害あるいは第三者の工業所有権の侵害の問題について、当社は一切責任を負いません。

外形寸法図 単位：mm

28pin SOP (Plastic) 375mil



SONY NAME	SOP-28P-L121
EIAJ NAME	*SOP028-P-0300-AX
JEDEC CODE	—————