



# 三洋半導体ニュース

## LC823231 — CMOS LSI デュアルデコーダLSI

### 概要

LC823231 は、MP3/WMA に対応したデュアルデコーダ LSI である。MP3/WMA デコード機能をハードワイヤード構成として専用回路化することにより、DSP ベースの構成では不可能な超低消費電力を実現している。

### 特長

- ・ 超低消費電力 (around 10mW)<sup>1</sup>
- ・ 対応するフォーマットは以下の通りである。
  - MPEG1, MPEG2, MPEG2.5 (全サンプリング周波数・全ビットレート)
  - WMA (High Rate defined by Microsoft)<sup>2</sup>

Sampling Frequency	Channel	Bitrate (bps)
48kHz	2ch	64k, 96k, 128k, 160k, 192k
	1ch	-
44.1kHz	2ch	(32k), 48k, 64k, 80k, 96k, 128k, 160k, 192k, 256k, 320k
	1ch	32k, 48k, 64k, 128k
32kHz	2ch	(32k), (36k), (40k), (44k), 48k, 64k
	1ch	(20k), (32k)
22.05kHz	2ch	(20k), (22k), 32k
	1ch	(16k), (20k)

- PCM (8kHz, 11.025kHz, 12kHz, 16kHz, 22.05kHz, 24kHz, 32kHz, 44.1kHz, 48kHz)

- ・ デジタルボリューム・トーンコントロール回路を内蔵。
- ・  $\Delta\Sigma$ 方式 DAC・D 級アンプを内蔵している。
- ・ デジタルイコライザ・音漏れ防止回路を内蔵。(DAC)
- ・ 三洋サラウンド回路を内蔵(評価中)
- ・ PCM 入出力インタフェース
  - 外付け DAC/DSP への PCM データ出力
  - 外付け ADC/DSP からの PCM データ入力
- ・  $\times 2$ ,  $\times 4$  のオーバーサンプラーによるサンプリングレート変換機能
- ・ スリープモードサポート。
- ・ Xtal 周波数は 16.9344MHz (44.1kHz \* 384)。

<sup>1</sup> Fs=44.1kHz, PLL=OFF, D-class Amp を除く消費電力。

<sup>2</sup> 表中の (nk)bps=Middle Rate。簡易再生可能。

次ページへ続く。

- 本書記載の製品は、極めて高度の信頼性を要する用途(生命維持装置、航空機のコントロールシステム等、多大な人的・物的損害を及ぼす恐れのある用途)に対応する仕様にはなっておりません。そのような場合には、あらかじめ三洋電機販売窓口までご相談下さい。
- 本書記載の規格値(最大定格、動作条件範囲等)を瞬時たりとも越えて使用し、その結果発生した機器の欠陥について、弊社は責任を負いません。

## LC823231

前ページより続く。

- ・内蔵 PLL によって 44.1kHz 以外のサンプリング周波数に対応。
- ・電源電圧は以下の通りである。
  - 内部電源 : Typical 1.5V (min 1.2V, max 1.8V)
  - D 級アンプ電源 : Typical 1.5V (min 1.2V, max 1.8V)
  - I/O 端子電源 : (min 2.7V, max 3.6V)
  - PLL 端子電源 : (min 2.7V, max 3.6V)

絶対最大定格/ $V_{SS}=0V, V_{DDINT}=V_{DD1}, V_{DDIO}=V_{DD2}$

項目	記号	条件	定格値	unit
電源電圧	$V_{DDINT} \max$		- 0.3 ~ + 2.16	V
	$V_{DDIO} \max$		- 0.3 ~ + 3.96	V
入力電圧	$V_I$		- 0.3 ~ $V_{DDIO} + 0.3$	V
保存周囲温度	Tstg		- 55 ~ + 125	
動作周囲温度	Topr		- 30 ~ + 70	

許容動作範囲/ $Topr = - 30 \sim + 70$

項目		記号	min	typ	max	unit
電源電圧	INT(内部)	$V_{DD1}$	1.2	1.5	1.8	V
	I0	$V_{DD2}$	2.7	3.3	3.6	V
	PLL	$V_{DD3}$	2.7	3.3	3.6	V
	I02	$V_{DD4}$	2.7	3.3	3.6	V
	DAMP	$AV_{DD1}$	1.2	1.5	1.8	V
	PLL	$AV_{DD2}$	2.7	3.3	3.6	V
入力電圧	I0	$V_{DD2}$	0		$V_{DD2}$	V
	I02	$V_{DD4}$	0		$V_{DD4}$	V
	PLL	$V_{DD3}$	0		$V_{DD3}$	V

注)  $V_{DD1}$ 等の電源の種別は、端子説明表に表記した電源名称に準じる。

[注意] 電源電圧の制限条件を以下に示す。

- ・  $V_{DD2} = V_{DD4}$
- ・  $V_{DD3} = AV_{DD2}$
- ・  $V_{DD3} = V_{DD2}$

# LC823231

DC特性/2.7V V<sub>DD2</sub>(V<sub>DD4</sub>) 3.6V, - 30 Topr 70

項目	記号	条件	min	typ	max	unit	適用ピン
入力Hレベル電圧	V <sub>IH</sub>		0.7 × V <sub>DD2</sub>			V	(1)
			0.75 × V <sub>DD2</sub>			V	(2)
入力Lレベル電圧	V <sub>IL</sub>				0.2 × V <sub>DD2</sub>	V	(1)
					0.15 × V <sub>DD2</sub>	V	(2)
出力Hレベル電圧	V <sub>OH</sub>	I <sub>OH</sub> = - 2mA	V <sub>DD2</sub> (V <sub>DD4</sub> ) - 0.8			V	(3)
出力Lレベル電圧	V <sub>OL</sub>	I <sub>OL</sub> =2mA			0.4	V	(3)
出力Hレベル電圧	V <sub>OH</sub>	I <sub>OH</sub> = - 8mA	V <sub>DD2</sub> - 0.8			V	(4)
出力Lレベル電圧	V <sub>OL</sub>	I <sub>OL</sub> =8mA			0.4	V	(4)
出力リーク電流	I <sub>OZ</sub>	Hi 出力時	- 10		10	μA	(5)
プルアップ抵抗	R <sub>up</sub>		50	100	200	kΩ	(6)

## 適用ピン(実動時)

(1 : CMOS 入力)DIMP<sub>G</sub>[7 : 0], DICTL, TMODE[2 : 0], SLEEP, DIN, BCK, LRCK, SCK

(2 : CMOS シュミット入力)CKMP<sub>G</sub>, ZCSMP<sub>G</sub>, CKCTL, ZCSCTL, ZRESET

(3 : 出力フォース電流 2mA)

DEMAND, STSRDY, DOCTL, DOUT, BCK, LRCK, SCK, GPO, GPOUT0, GPOUT1, GPOUT2, GPOUT3

(4 : 出力フォース電流 8mA)XOUTD

(5 : 出力 HiZ 出力)DOCTL

(6 : プルアップ抵抗内蔵)DIMP<sub>G</sub>[7 : 0], SCK, LRCK, BCK, DOUT

(Note)XIN, XOUT は DC 特性に含まれない。

## アナログ特性

PLL/V<sub>SS</sub>=0V, 2.7V AV<sub>DD3</sub> 3.6V, - 30 Topr 70

項目	記号	条件	min	typ	max	unit	
アナログ入力電圧	AV <sub>DD1</sub>		0		AV <sub>DD3</sub>	V	VCNT
PLL ロック時間	T <sub>lock</sub>				10	ms	

## 消費電力

MP3/WMA Decoder (V<sub>DD1</sub> + V<sub>DD2</sub> + V<sub>DD3</sub> + V<sub>DD4</sub> + AV<sub>DD2</sub>)

### 測定条件

- V<sub>DD1</sub>=1.2V or 1.5V
- V<sub>DD2</sub>=3.3V, V<sub>DD3</sub>=3.3V, V<sub>DD4</sub>=3.3V
- AV<sub>DD2</sub>=3.3V
- Measured on SANYO LC823231 Evaluation Board

表 1 MP3/WMA Decoder 消費電力(実測値)

	V <sub>DD1</sub> (V)	PLL ON(mW)	PLL OFF(mW)
MP3	1.5	T.B.D.	T.B.D.
	1.2	T.B.D.	T.B.D.
WMA	1.5	T.B.D.	T.B.D.
	1.2	T.B.D.	T.B.D.

# LC823231

D-class Amp(AV<sub>DD1</sub>)

測定条件

- AV<sub>DD1</sub>=1.5V
- On SANYO LC823231 Evaluation Board


表 2 D級アンプ消費電力(実測値)

	Current (mA)	Power (mW)
1kHz Sine wave(0dB)	T.B.D.	T.B.D.
1kHz Sine wave( - 5dB)	T.B.D.	T.B.D.
1kHz Sine wave( - 10dB)	T.B.D.	T.B.D.
WMA Real Music	T.B.D.	T.B.D.

外形図


unit:mm

3190A



# LC823231

## ブロック図



1LC05554

# LC823231

## 端子説明

端子番号	Ball	端子名	I/O	Attr	端子説明
1	C1	V <sub>DD1</sub>	P		内部電源端子
2	D4	V <sub>SS</sub>	P		接地端子
3	C2	DIMPG4	B(I)	PU	MPG/WMA バスデータ
4	D1	DIMPG5	B(I)	PU	MPG/WMA バスデータ
5	D3	DIMPG6	B(I)	PU	MPG/WMA バスデータ
6	D2	DIMPG7	B(I)	PU	MPG/WMA バスデータ
7	E1	DEMAND	O		MPG/WMA データ要求
8	E4	CKMPG	I	S	MPG/WMA バスクロック
9	E3	V <sub>DD2</sub>	P		I/O 用電源端子
10	E2	V <sub>SS</sub>	P		接地端子
11	F3	ZCSMPG	I	S	MP3/WMA バスチップセレクト
12	F4	STSRDY	O		ステータスレディ
13	F1	DOCTL	O	T	コントロールバスデータ出力
14	G2	DICTL	I		コントロールバスデータ入力
15	G1	CKCTL	I	S	コントロールバスクロック
16	H2	ZCSCTL	I	S	コントロールバスチップセレクト
17	K3	V <sub>SS</sub>	P		接地端子
18	G4	V <sub>DD2</sub>	P		I/O 用電源端子
19	J3	TMODE0	I		テスト端子 (LOW に接続すること)
20	H4	TMODE1	I		テスト端子 (LOW に接続すること)
21	K5	TMODE2	I		テスト端子 (LOW に接続すること)
22	G5	SLEEP	I		スリープ (High=SLEEP, Low=通常)
23	H5	V <sub>SS</sub>	P		接地端子
24	J5	V <sub>DD1</sub>	P		内部電源端子
25	J6	ZRESET	I	S	リセット (Low=Reset)
26	H6	XOUTD	O		クロック外部出力
27	G6	V <sub>SS</sub>	P		PLL 用接地端子
28	K6	V <sub>DD3</sub>	P		PLL 用電源端子
29	J7	CP0	O		PLL チャージポンプ出力
30	H7	VCNT	I		PLL VCO 出力
31	K7	AV <sub>SS</sub>	P		PLL 用アナログ接地端子
32	H8	AV <sub>DD2</sub>	P		PLL 用アナログ電源端子
33	G7	V <sub>SS</sub>	P		接地端子
34	H9	XOUT	O		発振アンプ出力端子
35	G10	XIN	I		発振アンプ入力端子
36	G8	V <sub>DD1</sub>	P		内部電源端子
37	F7	AV <sub>SS</sub>	P		D 級アンプ Lch 用接地端子
38	F8	LOUT	O		D 級アンプ音声出力 Lch
39	F9	AV <sub>DD1</sub>	P		D 級アンプ Lch 用電源端子
40	E9	AV <sub>DD1</sub>	P		D 級アンプ Rch 用電源端子
41	E8	ROUT	O		D 級アンプ音声出力 Rch
42	E7	AV <sub>SS</sub>	P		D 級アンプ Rch 用接地端子

次ページへ続く。

## LC823231

前ページより続く。

端子番号	Ball	端子名	I/O	Attr	端子説明
43	D9	VSS	P		接地端子
44	D8	GPOUT1	O		汎用出力ポート 1(NC 可)
45	D10	GPOUT2	O		汎用出力ポート 2(NC 可)
46	C9	GPOUT3	O		汎用出力ポート 3(NC 可)
47	C8	GPOUT4	O		汎用出力ポート 4(NC 可)
48	C10	VDD4	P		汎用出力ポート用電源端子
49	A7	VSS	P		接地端子
50	C7	VDD1	P		内部電源端子
51	B7	DIN	I		PCM データ入力
52	A6	DOUT	B(0)	PU	PCM データ出力
53	D6	BCK	B	PU	PCM ビットクロック(入出力)
54	C6	LRCK	B	PU	PCM LR クロック(入出力)
55	B6	SCK	B	PU	PCM 384Fs クロック(入出力)
56	B5	VDD2	P		I/O 用電源端子
57	C5	VSS	P		接地端子
58	D5	VDD1	P		内部電源端子
59	A5	GPO	O		モニタ出力(PCMVLID, IRQ)
60	B4	DIMPG0	B(1)	PU	MPG/WMA バスデータ
61	C4	DIMPG1	B(1)	PU	MPG/WMA バスデータ
62	A4	DIMPG2	B(1)	PU	MPG/WMA バスデータ
63	B3	DIMPG3	B(1)	PU	MPG/WMA バスデータ
64	C3	VDD2	P		I/O 用電源端子

(Note)

- ・ Z で始まる信号はローアクティブである。
- ・ Attr(属性)列の記号は以下の通りである。
  - S はシュミット入力を示す。
  - T はトライステート出力を示す。
  - PU はプルアップ抵抗内蔵を示す。
  - B(1)は、端子属性は双方向だが、実動時は入力のみであることを示す。  
(出力となるのはテストモード時のみ)
  - B(0)は、端子属性は双方向だが、実動時は出力のみであることを示す。  
(入力となるのはテストモード時のみ)
- ・ T(トライステート出力)属性のピンには、外部にプルアップ抵抗が必要となる場合がある。
- ・ I または B(1)属性のピンをオープンにすると、LSI が故障するおそれがある。  
必ず、LOW か HIGH に固定すること。
- ・ MPG バスをシリアル転送モードで使用する場合は、PIN60 ~ PIN63 および PIN3 ~ PIN5 を HIGH に固定すること。

- 本書記載の製品は、定められた条件下において、記載部品単体の性能・特性・機能などを規定するものであり、お客様の製品（機器）での性能・特性・機能などを保証するものではありません。部品単体の評価では予測できない症状・事態を確認するためにも、お客様の製品で必要とされる評価・試験を必ず行って下さい。
- 弊社は、高品質・高信頼性の製品を供給することに努めております。しかし、半導体製品はある確率で故障が生じてしまいます。この故障が原因となり、人命にかかわる事故、発煙・発火事故、他の物品に損害を与えてしまう事故などを引き起こす可能性があります。機器設計時には、このような事故を起こさないような、保護回路・誤動作防止回路等の安全設計、冗長設計・機構設計等の安全対策を行って下さい。
- 本書記載の製品が、外国為替及び外国貿易法に定める規制貨物（役務を含む）に該当する場合、輸出する際に同法に基づく輸出許可が必要です。
- 弊社の承諾なしに、本書の一部または全部を、転載または複製することを禁止します。
- 本書に記載された内容は、製品改善および技術改良等により将来予告なしに変更することがあります。したがって、ご使用の際には、「納入仕様書」でご確認下さい。
- この資料の情報（掲載回路および回路定数を含む）は一例を示すもので、量産セットとしての設計を保証するものではありません。また、この資料は正確かつ信頼すべきものであると確信しておりますが、その使用にあたって第3者の工業所有権その他の権利の実施に対する保証を行うものではありません。