



十速科技
TenX Technology

TM8706 使用手冊

十速科技股份有限公司

TEL: 886-2-29728029

FAX: 886-2-29728774

網址: www.tenx.com.tw

目 錄

第1章 功能簡介	頁
1-1 前言	2
1-2 規格(Feature)	2
1-3 功能區塊圖(Function Block)	3
1-4 腳位定義(Pin Assignment)	3
1-5 腳位說明(Pin Description)	4
第2章 內部系統結構	
2-1 系統時鐘(System Clock)	6
2-2 程式記憶器(ROM)	7
2-3 資料暫存器(RAM)	8
2-4 堆疊器(Stack)	8
2-5 累加器(Accumulator)	8
2-6 索引暫存器(Index Register)	9
2-7 十進位運算(Decimal Operation)	9
2-8 計時器 1(Timer 1)	10
2-9 計時器 2(Timer 2)	12
2-10 狀態暫存器(Status Register)	12
2-11 控制暫存器(Control Register)	15
2-12 蜂鳴器輸出腳(Buzzer Output Pin)	16
2-13 輸入/輸出埠(Input/Output Port)	16
2-14 冷光驅動線路(EL Plant Driver)	20
2-15 外部中斷線路(External Interrupt)	20
2-16 電阻對頻率轉換器(Resister to Frequency Converter)	21
2-17 按鍵掃描(Key Board Scanning)	23
2-18 液晶驅動輸出腳(LCD Driver Output Pin)	25
2-19 電源線路的接法(The Connection of Power Circuit)	28
第3章 其他控制功能	
3-1 中斷功能(Interrupt Function)	33
3-2 重置功能(Reset Function)	33
3-3 頻率產生器(Frequency Generator)	34
3-4 預除器(Pre-divider)	35
3-5 Back-up 模式	35
第4章 指令說明	
附錄 TM8706 指令總表	75

第 1 章 功能簡介

1-1 前言

TM87 系列產品是一特別針對省電的電池應用而設計的四位元單晶片，晶片內部包含 ROM, RAM, Clock, I/O 及 LCD 驅動器，工作電壓可以從 1.5V 到 5V，內部 Data Bus 為 8 位元，每一個指令是 16 位元，是一精簡指令架構(RISC)，亦即每一行指令佔 2 個 Bytes(16 bits)，其效率相當之高。

其內部有兩種省電模式，一種是 Halt mode，即高速的 Clock 停住後，只剩下低速 Clock 在工作的模式，此時到耗電約為 3uA；另一種是 Stop mode，即關掉所有的 Clock，此時幾乎是完全不耗電。


此系列內建有一個 PLA(Programmable Logic Array)架構的 LCD 驅動器可以讓寫程式的人任意編排他所要的 LCD 顯示圖案。對於非矩陣式的 LCD 顯示來說，PLA 的架構遠比 Display RAM 的架構來的好用。

另外值得一提的優點是這一系列的 IC 的選擇相當的多與靈活，例如 Clock 可以選擇高低速同時使用(Dual Clock)，只有高速(Fast Only)或只有低速(Slow Only)。I/O 腳，Buzzer，冷光板介面(EL light)及溫度介面(R/F converter)均可與 LCD 驅動腳分享腳位，使能充分的運用到每一隻腳位而讓晶片發揮到更大的效用。

1-2 規格(Feature)

- 非常寬的工作電壓範圍: 1.2V~5.5V (經由 mask option 選擇)
- ROM 大小: 4096 x 16 bits
- RAM 大小: 512 x 4 bits
- 最大 LCD 驅動點數: 9 com x 41 segment -> 369 segments
- 每一隻 segment 都可以 mask option 選擇為 P open drain 或 DC output
- 最多可有 4 組(16 個 I/O port): I/OA1~4, IOB1~4, I/OC1~4, I/OD1~4
- 副程式(Subroutine)呼叫可有 8 層堆疊(Stack)
- 中斷功能
 - 外部中斷因子(Factor): 4 個，分別為 INT 腳，IOC 腳，IOD 腳和 KI 腳
 - 內部中斷因子(Factor): 4 個，分別為預除器(Pre-divider)，Timer1，Timer2 和 RFC(R to F converter 即電阻對頻率轉換器)
- 內建冷光板介面(EL Light)，鬧鈴(Alarm)，頻率(Frequency)及弦樂(Melody)產生器
- 內建兩組 6 位元之可程式化之計時器(Programmable Timer)
- 內建看門狗計時器(Watchdog Timer)
- 雙時鐘(Dual Clock)操作

功能區塊圖(Block Diagram)



1-3 腳位定義(Pin Assignment)

No	Name	No	Name	No	Name
1	BAK	27	SEG5(K5)	53	SEG31/IOB4/BZ
2	XIN	28	SEG6(K6)	54	SEG32/IOC1/KI1
3	XOUT	29	SEG7(K7)	55	SEG33/IOC2/KI2
4	CFIN	30	SEG8(K8)	56	SEG34/IOC3/KI3
5	CFOUT	31	SEG9(K9)	57	SEG35/IOC4/KI4
6	GND	32	SEG10(K10)	58	SEG36/IOD1
7	VDD1	33	SEG11(K11)	59	SEG37/IOD2
8	VDD2	34	SEG12(K12)	60	SEG38/IOD3
9	VDD3	35	SEG13(K13)	61	SEG39/IOD4
10	VDD4	36	SEG14(K14)	62	SEG40
11	CUP0	37	SEG15(K15)	63	SEG41
12	CUP1	38	SEG16(K16)	64	RESET
13	CUP2	39	SEG17	65	INT
14	COM1	40	SEG18	66	TEST
15	COM2	41	SEG19		
16	COM3	42	SEG20		
17	COM4	43	SEG21		
18	COM5	44	SEG22		
19	COM6	45	SEG23		
20	COM7	46	SEG24/IOA1/CX		
21	COM8	47	SEG25/IOA2/RR		
22	COM9	48	SEG26/IOA3/RT		
23	SEG1(K1)	49	SEG27/IOA4/RH		
24	SEG2(K2)	50	SEG28/IOB1/ELC		
25	SEG3(K3)	51	SEG29/IOB2/ELP		
26	SEG4(K4)	52	SEG30/IOB3/BZB		

1-4 腳位說明(Pin Description)

名稱	輸入/輸出	說明
BAK	電源	省電用，在 Li 電池模式下要接 0.1u 電容到地線。
VDD1,2,3,4	電源	供應 LCD 驅動器及 IC 的電源電壓。當選擇 Ag 模式時，電池電源接到 VDD1，當選擇 Li 模式時，電池電源接到 VDD2。
RESET	輸入	系統重置信號，內部有下拉電阻，Reset 時間可選擇 $\phi 15/2$ 或 $\phi 12/2$ 。Reset 的方式也可選擇 Level 或 Pulse。
INT	輸入	外部中斷要求信號，正緣或負緣觸發可由 mask option 選擇，內部電阻要 pull-up，pull-down 或者 open 也是經由 mask option 選擇。
TEST		測試用腳位，建議接到地線。
CUP0,1,2	輸出	產生電源用來供應 VDD1,2,3,4 的電壓，當 1/2, 1/3 或 1/4 偏壓(Bias)時，必須跨接一個沒極性的電容在 CUP1/2 之間，若選擇 1/4Bias 時則要再跨接一個沒極性的電容在 CUP0/1 之間，如果沒有選擇偏壓(Bias)則必須空接。
XIN XOUT	輸入 輸出	系統時鐘(System Clock)輸入/輸出腳。 在雙時鐘模式下外接 32.768KHz 的晶體振盪器(Crystal)或 RC 作為低速時鐘。
CFIN CFOUT	輸入 輸出	系統時鐘(System Clock)輸入/輸出腳。 在雙時鐘模式或是高速(Fast Only)模式下外接 3.58Hz 的陶瓷振盪器(Resonator)或 R 作為高速時鐘。
COM1~9	輸出	輸出信號去驅動 LCD 玻璃的 common 腳。COM5~9 可用 mask option 選為直流輸出(DC output)或 P open drain。
SEG1~41	輸出	輸出信號去驅動 LCD 玻璃的 segment 腳。
IOA1~4	輸入/輸出	輸入/輸出口 A，這個腳位與 SEG24~27/CX,RR,RT,RH 共用腳位，可經由 mask option 來選擇。可用軟體啓動內部的下拉電阻。
IOB1~4	輸入/輸出	輸入/輸出口 B，這個腳位與 SEG28~31/ELC,ELP,BZB, BZ 共用腳位，可經由 mask option 來選擇。可用軟體啓動內部的下拉電阻。
IOC1~4	輸入/輸出	輸入/輸出口 C，可用程式來設定內部下拉電阻和消除抖動時鐘(Chattering cancel clock)，這個腳位與 SEG32~35/KI1~4 共用腳位，可經由 mask option 來選擇。
IOD1~4	輸入/輸出	輸入/輸出口 D，可用程式來設定內部下電阻和消除抖動時鐘(Chattering cancel clock)，這個腳位與 SEG36~39 共用腳位，可經由 mask option 來選擇。
CX RR,RT,RH	輸入 輸出	類比信號偵測介面，把電阻信號轉換成頻率，即我們所說的 RFC(Resistor to Frequency Converter)，例如溫度計或濕度計的應用。與 SEG24~27 / IOA1~4 共用腳位。

ELC,ELP	輸出	冷光片顯示介面，用來驅動冷光片，與 SEG28~29 / IOB1~2 共用腳位。
BZB,BZ	輸出	鬧鐘輸出，可直接推 Buzzer，與 SEG30~31 / IOB3~4 共用腳位。
KI1~4	輸入	鍵盤掃描輸入腳。
GND	電源	接地腳。

第 2 章 內部系統結構


2-1 系統時鐘(System Clock)

本晶片共有三種不同的時鐘(Clock)模式，可經由 mask option 來選擇：

a. 高速時鐘模式(Fast Only)

可以有三種選擇：


- (1) 使用外部陶瓷振盪器(Resonator)
- (2) 使用外接電阻(Resistor, R) 振盪
- (3) 利用內部 RC 振盪，可選擇 250KHz 或 500KHz。



b. 低速時鐘模式(Slow Only)

可以有二種選擇：

- (1) 外接 32.768KHz 的晶體(Crystal)低速振盪器
- (2) RC 振盪跨接在 XIN 及 XOUT 之間。



c. 雙時鐘模式(Dual Clock)

可任意搭配上述 ab 兩項中的各一種選擇而成雙時鐘模式。

2-2 程式記憶器(ROM)

TM8706 的 ROM 大小為 4096x16 bits，因為是精簡指令架構(RISC)所以每個指令只需要一個記憶空間，因而總共最多可寫 4096 行指令，ROM 可分為程式 ROM (Program ROM)及表格 ROM(Table ROM)，表格 ROM 其實是分享全部 ROM 的 2048*16 bit(或 4096*8 bit)大小，而如何切分則由光罩選擇(Mask Option)來做，程式 ROM(Program ROM)的大小切分公式為: $(2048+128*N) * 16$ bits，而表格 ROM(Table ROM)的大小切分公式為: $256*(16-N)*8$ bits， $N=0\sim16$ ，兩者相加總和剛好是 4096*16bits，假設

$N=0$ 則程式 ROM(Program ROM)的大小: $(2048+128*0)*16$ bits = 2048 * 16 bits

則表格 ROM(Table ROM)的大小: $256*(16-0)*8$ bits = 4096 * 8 bits

$N=16$ 則程式 ROM(Program ROM)的大小: $(2048+128*16)*16$ bits = 4096 * 16 bits

則表格 ROM(Table ROM)的大小: $256*(16-16)*8$ bits = 0 * 8 bits

由以上可以得知當程式 ROM 最大為 4096 時，表格 ROM 正值最小為 0；而當表格 ROM 為最大 4096 * 8 時，程式 ROM 正值最小為 2048 * 16。

在 4096 * 16 bits 的 ROM 裡面，前面有 8 個中斷向量位址(Interrupt Vector Address)，當程式會用到該中斷時，其對應的中斷向量位址不能寫入一般程式。

名稱	位址
重置(Reset)	000H
外部中斷腳中斷(INT pin Interrupt)	010H
IOC 或 IOD 中斷(IO Interrupt)	014H
計時器 1 中斷(Timer1 Interrupt)	018H
預除器中斷(Pre-divider Interrupt)	01CH
計時器 2 中斷(Timer2 Interrupt)	020H
按鍵掃描中斷(Key Scan Interrupt)	024H
電阻對頻率轉換中斷(RFC Interrupt)	028H

位址	
000H	Reset
010H	INT pin interrupt
014H	IOC or IOD interrupt
018H	Timer1 interrupt
01CH	Pre-divider interrupt
020H	Timer2 interrupt
024H	Key scan interrupt
028H	RFC counter interrupt

16 bits

ROM 的位址對應圖

2-3 資料暫存器(RAM)

TM8706 的 RAM 大小為 $512 * 4$ bits，所有資料的存取都是以 4 位元(bits)為單位。程式對 RAM 的存取方式有兩種，一種是直接定址法(Direct Addressing Mode)，即直接對 RAM 做存取，存取的範圍是從 000H 到 07FH，另一種方法是索引定址法(Index Addressing Mode)，是利用索引暫存器(Index Register) @HL 間接對 RAM 做存取的動作，存取的範圍都是從 000H 到 1FFH。

特別要說明的是資料暫存器位址從 70H 到 7FH 的 16 個位址稱為工作暫存器(Working Register)，簡寫成 WR 或是指令集裡的 Ry，這是因為有一些指令是針對工作暫存器而設計的，例如 ADCI、SBCI、ANDI、EORI、LCT 等等，所以當程式設計師要使用這些指令做運算時，務必將資料先存在工作暫存器裡。

2-4 堆疊器(STACK)


當程式執行 CALL 呼叫副程式(Subroutine)時，系統會先將現有位址，亦即程式計數器(Program Counter，簡稱 PC)先存到堆疊器內，等執行到 RTS 指令時才去堆疊器找回原有位址而存回程式計數器。此系列 IC 均有 8 層的堆疊器，亦即最多可連續呼叫 8 層副程式(Subroutine)。

2-5 累加器(Accumulator)

累加器 AC 是用來當作資料暫存器(RAM)及算術邏輯運算單元(簡寫為 ALU)中間運算時的緩衝(Buffer)。

2-6 索引暫存器(Index Register)

@HL 索引暫存器(@只是符號並無實際意義)是一個 12 位元的暫存器，其中@L 是 4 位元，而@H 也是 4 位元，另外還有一個@U 也是 4 位元，但是通常為了程式簡潔起見都只用@HL 來代表，此暫存器是用於索引定址模式(Index Addressing Mode)的運算中，當執行 MVL 指令時，資料暫存器(RAM，指令表簡寫成 Rx)內的 4 位元數值會被搬入@L 暫存器中，當執行 MVH 指令時，另一個 Rx 的 4 位元數值會搬入@H 暫存器中，當執行 MVU 指令時，另一個 Rx 的 4 位元數值會搬入@U 暫存器中，詳細請參照下圖：



2-7 十進位運算(Decimal Operation)

正常的情況下，IC 均是使用十六進位作為數值運算，然而經過十進制的轉換指令 DAA 之後，所有記憶體(RAM)、累加器(Accumulator)都將變為十進位。下表是進位旗號(Carry Flag，簡寫為 CF)在加法運算前後對應累加器(AC)的變化：

在 DAA 運算之前的 AC 資料	在 DAA 運算之前的 CF 資料	在 DAA 運算之後的 AC 資料	在 DAA 運算之後的 CF 資料
$0 \leq AC \leq 9$	$CF = 0$	沒改變	沒改變
$A \leq AC \leq F$	$CF = 0$	$AC = AC + 6$	$CF = 1$
$0 \leq AC \leq 3$	$CF = 1$	$AC = AC + 6$	沒改變

<例 1>

LDS	10h,9	;將立即運算數值 9 存入 RAM 10H 及 AC
LDS	11h,1	;將立即運算數值 1 存入 RAM 11H 及 AC
RF	1h	;將 CF 清除為 0
ADD*	10h	;RAM 10H 的內容與 AC 作二進位相加， (即 $9+1=0Ah$, CF=0) 結果存回 RAM 10H 及 AC
DAA*	10h	;轉換內容成十進制

結果 RAM 10H 的內容會轉為”0”，而 CF 會變成”1”，也就是十進制的”10”。

另外減法的運算也是一樣，下表是進位旗號(Carry Flag，簡寫為 CF)在減法運算前後對應累加器(AC)的變化：


在 DAS 運算之前的 AC 資料	在 DAS 運算之前的 CF 資料	在 DAS 運算之後的 AC 資料	在 DAS 運算之後的 CF 資料
$0 \leq AC \leq 9$	CF = 1	沒改變	沒改變
$6 \leq AC \leq F$	CF = 0	$AC = AC + 0AH$	沒改變

<例 2>

LDS	10h,1	;將立即運算數值 1 存入 RAM 10H 及 AC
LDS	11h,2	;將立即運算數值 2 存入 RAM 11H 及 AC
SF	1h	;將 CF 設為 1 表示沒有借位
SUB*	10h	;RAM 10H 的內容與 AC 作二進位相減， (即 $1-2=0FH$, CF=0) 結果存回 RAM 10H 及 AC
DAS*	10h	;轉換內容成十進制

結果 RAM 10H 的內容會轉為”9”，而 CF 會變成”0”，也就是十進制的”-1”。

2-8 計時器 1(TMR1)



2-8-1 一般動作

TMR1 包含了一個 6 位元的二進位倒數計數器，當計數到 3Fh 時將會產生 underflow 的信號而且會設 Halt 解除需求旗號 1(Halt Release Request Flag 1, HRF1)，這時如果 TMR1 中斷致能旗號 1(Interrupt Enable Flag1, IEF1)有設的話，中斷就會產生。

在電源打開的起始狀態，TMR1 預設的時鐘輸入(Clock input)為 $\phi 3$ (註 1)。

當系統因看門狗時鐘(Watch Dog Timer)而產生重置(Reset)時，TMR1 的時鐘輸入(Clock input)仍會保留為上一次的設定。

(註 1) $\phi 3$: 預除器(Pre-divider)的第三級輸出，即(預除器頻率/ 2^3 Hz)。

2-8-2 重覆載入動作(Re-load Operation)


當計數的數字超過 3Fh 時就需要用重覆載入功能，SF 80h 指令啓動此功能，RF 80h 關掉此功能，當重覆載入功能啓動時，即使 TMR1 倒數到 3Fh 也不會產生 Underflow 而中止計數，在這期間，使用者必須利用 Halt 解除需求旗號(Halt Release Request Flag , HRF)或中斷去查核計數數值是否為所希望的數值。

<注意>

在希望發生的最後一個 Halt Release 或中斷發生之前，請絕對不要關掉重覆載入功能，只要一關掉這功能，重覆計數的功能馬上停止。

<範例>

假設我們希望 TMR1 計數 500 個單位，亦即要計數 $64 * 7 + 52$ ，時序圖及程式的寫法如下：



LDS	0, 0	;清除 underflow 計數暫存器
PLC	2	
SHE	2	;設定 HALT release 發生因子是 TMR1
TMSX	34h	;設定 TMR1 數值(52)及設定時鐘輸入是 ϕ_9
SF	80h	;啓動重覆載入功能


RE_LOAD:

```
HALT  
INC* 0      ;underflow 計數暫存器加一  
PLC  2      ;清除 HRF1  
JB3  END_TM1 ;如果 underflow 計數暫存器等於 8 則停止計數  
JMP  RE LOAD ;
```

END TM1;

RF 80h :關掉重覆載入功能

2-9 計時器 2(TMR2)



基本上 TMR2 的控制方式除了時鐘輸入的選擇較多外其餘均與 TMR1 相同。而如果使用電阻/頻率轉換器(R to F converter, RFC)的話，就只能用 TMR2。

2-10 狀態暫存器(Status Register, STS)

TM8706 總共有 5 個狀態暫存器(Status Register)，每一個狀態暫存器是 4 bits：

2-10-1 狀態暫存器 1(Status Register1，STS1)

Bit 3	Bit 2	Bit 1	Bit 0
CF	ZF	X	X

CF	說 明
1	當加法有進位或減法有借位時
0	除了上述以外的情況

ZF	說 明
1	當累加器(Accumulator)等於 0
0	當累加器(Accumulator)不等於 0

2-10-2 狀態暫存器 2(Status Register2 , STS2)

Bit 3	Bit 2	Bit 1	Bit 0
Start Condition Flag3 (SCF3)	Start Condition Flag2 (SCF2)	Start Condition Flag1 (SCF1)	Back-up Flag (BCF)

SCF3	說 明
1	Halt Release 是因為 IOD 信號的變化而產生
0	除了上述以外的情況

SCF2	說 明
1	Halt Release 是因為 SCF4,5,6,7,9 的變化而產生
0	除了上述以外的情況

SCF1	說 明
1	Halt Release 是因為 IOC 信號的變化而產生
0	除了上述以外的情況

BCF	說 明
1	更多的電流將供應給震盪器(Oscillator)以使 IC 更穩定
0	除了上述以外的情況

2-10-3 狀態暫存器 3(Status Register3 , STS3)

Bit 3	Bit 2	Bit 1	Bit 0
Start Condition Flag7 (SCF7)	預除器第 15 級輸出 狀態 (PRED)	Start Condition Flag5 (SCF5)	Start Condition Flag4 (SCF4)

SCF7	說 明
1	Halt Release 是因為預除器的溢位而產生
0	除了上述以外的情況

PRED	說 明
1	預除器的第 15 級輸出為 1
0	除了上述以外的情況

SCF5	說 明
1	Halt Release 是因為 TMR1 underflow 而產生
0	除了上述以外的情況

SCF4	說 明
1	Halt Release 是因為 INT 腳而產生
0	除了上述以外的情況

2-10-4 狀態暫存器 3X(Status Register3X , STS3X)

Bit 3	Bit 2	Bit 1	Bit 0
Start Condition Flag9 (SCF9)	X	Start Condition Flag6 (SCF6)	Start Condition Flag8 (SCF8)

SCF9	說 明
1	Halt Release 是因為電阻/頻率轉換器(RFC)計數完成而產生
0	除了上述以外的情況

SCF6	說 明
1	Halt Release 是因為 TMR2 underflow 而產生
0	除了上述以外的情況

SCF8	說 明
1	Halt Release 是因為掃描鍵輸入腳 KI1~4 有被按而產生
0	除了上述以外的情況

2-10-5 狀態暫存器 4(Status Register4 , STS4)

Bit 3	Bit 2	Bit 1	Bit 0
X	16 位 RFC 計數器的溢位旗號(RFVOF)	看門狗時鐘啓動旗號(WDF)	系統時鐘選擇旗號(CSF)

RFVOF	說 明
1	表示 16 位電阻/頻率轉換器(RFC)計數器溢位(Overflow)
0	表示 16 位電阻/頻率轉換器(RFC)計數器沒有溢位(Overflow)

WDF	說 明
1	啓動看門狗時鐘(Watch Dog Timer)
0	關掉看門狗時鐘(Watch Dog Timer)

CSF	說 明
1	表示系統時鐘是在高速狀態(Fast Clock Mode)
0	表示系統時鐘是在低速狀態(Slow Clock Mode)

2-11 控制暫存器(Control Register, CTL)

總共有 4 個控制暫存器，分別為 CTL1~CTL4，每一個暫存器有的 bit 數多少不一定。

2-11-1 控制暫存器 1(Control Register1 , CTL1)

Bit 4	Bit 3
啓動 Halt Release 是 由於 IOC 信號的變 化 (SEF4)	啓動 Halt Release 是 由於 IOD 信號的變 化 (SEF3)

2-11-2 控制暫存器 2(Control Register2 , CTL2)

Bit 6	Bit 5	Bit 4
啓動 Halt Release 是 由於 RFC 計數器完 成計數 (HRF6)	啓動 Halt Release 是 由於按鍵掃瞄 (HRF5)	啓動 Halt Release 是 由於 TMR2 Underflow(HRF4)
Bit3	Bit 2	Bit 1
啓動 Halt Release 是 由於預除器溢位 (HRF3)	啓動 Halt Release 是 由於 INT 腳 (HRF2)	啓動 Halt Release 是 由於 TMR1 Underflow(HRF1)

HRF : Halt Release Flag

2-11-3 控制暫存器 3(Control Register3 , CTL3)

Bit 6	Bit 5	Bit 4	Bit 3
啓動中斷會由 RFC 計數器完成計數引 起 (IEF6)	啓動中斷會由按鍵 掃瞄引起 (IEF5)	啓動中斷會由 TMR2 Underflow 引 起(IEF4)	啓動中斷會由預除 器溢位引起 (IEF3)
Bit3	Bit 2	Bit 1	
啓動中斷會由 INT 腳引起 (IEF2)	啓動中斷會由 TMR1 Underflow 引 起(IEF1)	啓動中斷會由 IOC 或 IOD 信號變化引 起(IEF0)	

IEF : Interrupt Enable Flag

2-11-4 控制暫存器 4(Control Register4 , CTL4)

Bit 7	Bit 5	Bit 4	Bit 4
啓動 Stop 解除會由 K1~4 信號改變引起 (SRF7)	啓動 Stop 解除會由 INT 腳信號改變引 起 (SRF5)	啓動 Stop 解除會由 IOC 信號改變引起 (SRF4)	啓動 Stop 解除會由 IOD 信號改變引起 (SRF3)

SRF : Stop Release Flag

2-12 蜂鳴器輸出腳(Buzzer Output Pin)

TM8706 有兩支輸出腳，分別為 BZ 及 BZB，這兩支腳與 IOB3 和 IOB4 共用輸出腳，輸出的頻率有 1K、2K、4K 及 FREQ 信號頻率，另外也可以當作直流輸出，詳細請參照指令 ALM 的說明。

當蜂鳴器輸出腳配合 Timer 和頻率產生器(Frequency Generator)時也可以用來當作紅外線遙控器(IR Remote Controller)，此時頻率產生器(Frequency Generator)的設定值必須大於或等於 3，並且 ALM 指令必須緊跟在 FRQ 指令之後，範例程式如下：

```

SHE    1      ;啟動 TMR1 halt release 旗號.
TMSX  3Fh    ;設 TMR1 的數值為 3Fh 及時鐘來源為  $\phi_9$ .
SCC    40h    ;設頻率產生器的時鐘來源為 BCLK.
FRQX  2, 3   ; $FREQ = BCLK / (4 * 2)$ , 設頻率產生器的值為 3
              ;且 Duty cycle 是 1/2

ALM    1C0h   ;FREQ 信號輸出.

HALT
ALM    0      ;停止蜂鳴器輸出

```



2-13 輸入/輸出埠(Input/Output Pin)


TM8706 總共有四組 16 個輸入/輸出埠，分別為 IOA、IOB、IOC 及 IOD，除了 IOC 及 IOD 埠當成輸入埠時有消除抖動(Chattering Cancel)的功能以外，其於兩組只能當一般的輸入/輸出埠，另外為了節省外接電阻，所有輸入/輸出埠當成輸入埠時都用 mask option 來使用下拉電阻(Pull-down Resistor)，此一架構對於按鍵的應用很有幫助，若是不需要下拉電阻(Pull-down Resistor)，也可以用 SF 指令將它關掉。


IOC 埠裡面還有一個 Low Level Hold 的功能，此一功能須透過光罩選擇(Mask Option)來選，當下拉電阻(Pull-down Resistor)及 Low Level Hold 功能都存在的情況，開機重置(Power-on Reset)時會自動啓動下拉電阻(Pull-down Resistor)而關掉 Low Level Hold 功能，執行 SPC 10h 指令可以獲得同樣的效果，如果執行 SPC 0h 則剛好相反，會關掉下拉電阻(Pull-down Resistor)而啓動 Low Level Hold 功能。這些功能都只有在 IOC 埠當成輸入埠時才有。當 IOC 埠為輸出埠時，下拉電阻(Pull-down Resistor)及 Low Level Hold 功能都自動會關掉。

IOC 及 IOD 埠消除抖動(Chattering Cancel)的頻率還可以有三種不同的選擇，可以用 SCC 指令來選。

下圖為 IOA、IOB、IOC 及 IOD 埠的硬體架構：









2-14 冷光板驅動線路(EL-Plant Driver)

TM8706 提供冷光驅動線路，可以透過外接線路將電壓升至交流(AC) 100V 以上，參考的線路及時序圖如下：



<範例>

ELC 110h ;設 ELP 腳輸出 2/3Duty 的 BCLK 時鐘及 ELC 腳輸出
;1/4 duty 的 Φ_8 時鐘.


SF 4h ;啓動冷光驅動線路

.....

RF 4h ;關閉冷光驅動線路

2-15 外部中斷線路(External Interrupt)

INT 腳總共有上拉電阻(Pull-up Resistor)、下拉電阻(Pull-down Resistor)及全開(Open)等三種模式，可經由光罩選擇來選取，中斷腳的內部結構線路如下圖所示：



2-16 電阻對頻率轉換器(Resistor to Frequency Converter, RFC)


TM8706 可以外接兩個電阻式感知器(Sensor) , RFC 的對外接腳總共有 4 支，分別如下定義：

CX : Schemmit 觸發輸入腳(Schemmit Trigger Input)

RR : 參考電阻輸出腳(Reference Resistor Output)

RT : 溫度感知器輸出腳(Temperature Sensor Output)

RH : 濕度感知器或是另一個溫度感知器輸出腳(Humidity or Temperature Sensor Output)



RFC 功能提供了三個方式來計數 16 位元的計數器，詳細以程式說明如下：

2-16-1 以軟體來計數

;TMR1 用來啓動/關閉計數器

LDS	0, 0	;設 TMR1 時鐘來源為 Φ_9
LDS	1, 3	;設 TMR1 起始值為 3Fh
LDS	2, 0Fh	
SHE	2	;啟動 halt 會因為 TMR1 underflow 而解除
RE_CNT:		
LDA	0	
OR*	1	;combine the TMR1 setting value
TMS	2	;啟動 TMR1 開始計數
SRF	9	;啟動 RR 振盪線路並且啟動 16 位計數器
HALT		
SRF	1	;當 TMR1 underflows 發生時停止計數
MRF1	10h	;讀取 16 位元計數器內容
MRF2	11h	
MRF3	12h	


```

MRF4      13h
MSD       20h
JB2       CNT1_OF      ;檢查計數器的溢位旗號(Overflow Flag)
JMP       DATA_ACCEPT

CNT1_OF:
DEC*      2            ;TMR1 的值減一
LDS       20h, 0
SBC*      1
JZ        CHG_CLK_RANGE ;改變 TMR1 的時鐘來源
PLC       1            ;清除 Halt 解除要求是因 TMR1 引起之旗號
JMP       RE_CNT

```

2-16-2 以 TMR2 來計數




; 在這個範例中，例用 RT 線路來產生時鐘來源(Clock Source).

```

SRF      1Ah      ;啓動 RT 線路及設定 TMR2 來控制 16 位元計數器
SHE      10h      ;啓動 Halt 會因為 TMR2 underflow 而解除
TM2X    20h      ;設 TMR2 時鐘來源為  $\Phi_9$  且倒數值為 20h
HALT
PLC      10h      ;清除 Halt 解除要求是因 TMR2 引起之旗號
MRF1    10h      ;讀取 16 位元計數器的值.
MRF2    11h
MRF3    12h
MRF4    13h

```


2-16-3 以 CX 信號來計數



SCC	0h	; 設定頻率產生器的基準頻率來自 Φ_0
FRQX	1, 5	; 設頻率產生器的值為 5 及 1/3Duty 的波形
SHE	40h	; 啓動 Halt 會因為 16-bit counter 而解除
SRF	28h	; 啓動用 CX 信號來做計數控制
HALT		
PLC	40h	; Halt 解除是因 CX 信號的第二個上升緣而產生 ; 清除 Halt 解除要求是因 CX 引起之旗號
MRF1	10h	; 讀取 16 位元計數器的值
MRF2	11h	
MRF3	12h	
MRF4	13h	

2-17 按鍵掃描(Key Board Scanning)

TM8706 的按鍵掃描輸出腳 SK1~16 是與 LCD Segment 腳 SEG1~16 共用同一支腳位，而且是同時存在，按鍵掃描是例用 LCD 時序的一小段時間來做，而按鍵掃描的輸入腳 KI1~4 則與 LCD Segment 腳 SEG32~35 共用同一支腳位，但是必須經由光罩選擇 (Mask Option)來選取一種用途，詳細硬體的架構及範例程式如下：



SPK	10h	; 啓動所有的按鍵掃描輸出腳.
SHE	20h	; 啓動 Halt 會因為按鍵掃描而解除
HALT		
MCX	10h	; 讀 SCF8 旗號(SKI).
JB0	ski_release	; 清除 HRF5(SKI)

ski_release:

IPC	10h	; 讀 KI1~4 輸入的擷取值.
JB0	ki1_release	
JB1	ki2_release	
JB2	ki3_release	
JB3	ki4_release	

ki1_release:

```

SPK    40h      ;只啓動 SK1 掃描輸出(第 1 排).
PLC    20h      ;清除 HRF5 以避免模式切換時引起錯誤的 Halt 解除
CALL   wait_scan_again ;等時間結束停止 LCD 時鐘以確定再掃描
IPC    10h      ;讀 KI1 輸入的擷取值
JB0    ki1_seg1
.
```

```

SPK    4fh      ; 只啓動 SKF 掃描輸出(第 16 排).
PLC    20h      ; 清除 HRF5 以避免模式切換時引起錯誤的 Halt 解除
CALL   wait_scan_again ;等時間結束停止 LCD 時鐘以確定再掃描
IPC    10h      ;讀 KI1 輸入的擷取值
JB0    ki1_seg16
.
```

wait_scan_again:

```

HALT
PLC    20h
RTS

```

read_scf5:

```

MSC    10h      ;讀 SCF5(TMR1)旗號
JB1    exit_wait
JMP    read_scf5

```

exit_wait:

```

RTS

```

2-18 液晶驅動輸出腳(LCD Driver Output Pin)

TM8706 的 LCD 驅動輸出腳，Common 腳與 Segment 腳就用來做 LCD 的驅動或者直流輸出(DC Output)。LCD 的輸出方式可分為 Static，Duty 加 Bias，Bias 可以從 1/2 到 1/4，Duty 可以從 1/2 到 1/9，光罩選擇(Mask Option)在不同的輸出方式對應的頻率如下：

LCD duty cycle	Static			
Mask option	LCD not used	Slow	Typ.	Fast
LCD 掃描頻率	0Hz	32Hz	32Hz	64Hz

LCD duty cycle	1/2 duty			
Mask option	LCD not used	Slow	Typ.	Fast
LCD 掃描頻率	0Hz	16Hz	32Hz	64Hz

LCD duty cycle	1/3 duty			
Mask option	LCD not used	Slow	Typ.	Fast
LCD 掃描頻率	0Hz	21Hz	42Hz	85Hz

LCD duty cycle	1/4 duty			
Mask option	LCD not used	Slow	Typ.	Fast
LCD 掃描頻率	0Hz	16Hz	32Hz	64Hz

LCD duty cycle	1/5 duty			
Mask option	LCD not used	Slow	Typ.	Fast
LCD 掃描頻率	0Hz	25Hz	51Hz	102Hz

LCD duty cycle	1/6 duty			
Mask option	LCD not used	Slow	Typ.	Fast
LCD 掃描頻率	0Hz	21Hz	42Hz	85Hz

LCD duty cycle	1/7 duty			
Mask option	LCD not used	Slow	Typ.	Fast
LCD 掃描頻率	0Hz	18Hz	36	73Hz


LCD duty cycle	1/8 duty			
Mask option	LCD not used	Slow	Typ.	Fast
LCD 掃描頻率	0Hz	32Hz	64Hz	128Hz

LCD duty cycle	1/9 duty			
Mask option	LCD not used	Slow	Typ.	Fast
LCD 掃描頻率	0Hz	28Hz	56Hz	113Hz

上述 Segment 腳可以光罩選擇(Mask Option)當做直流輸出(DC Output)，直流輸出又可分為 CMOS 的直流輸出及 P open-drain 的直流輸出，所以 Segment 腳有些拿來當 LCD 驅動，另一些拿來當輸出腳的現象是可能存在的。

在定義 LCD 的*.cfg 檔裡，"COM"欄位填 0 表示是 CMOS 輸出，填 10 表示是 P open-drain 輸出。

TM87 系列 LCD 驅動器的結構是一個可程式邏輯陣列(Programmable Logic Array , PLA)的方式，不同於一般 Display RAM 的方式，本系列在使用 LCD 驅動器前需要事先定義 PLA 的內容，詳細區塊圖如下圖所示：



區塊圖含有幾個部分分別說明如下：

- (1) 資料解碼器(Data Decoder)用來解從資料暫存器(RAM)及表格 ROM(Table ROM)送過來的資料
- (2) 摷取(Latch)線路用來儲存 LCD 點亮的資料
- (3) L0~L4 解碼器用來解 LCD 相關的指令所指定的 strobe 資料(從 00h 到 1Fh)
- (4) 多工器(Multiplexer)用來選 1/2Duty , 1/3Duty , 1/4Duty 或 1/5Duty
- (5) LCD 驅動線路
- (6) 連接資料解碼器(Data Decoder) , L0~L4 解碼器和摷取(Latch)線路的 Segment 可程式邏輯陣列(Programmable Logic Array , PLA)

資料解碼器(Data Decoder)與解出來的 DBUSA~DBUSH 的對應表格如下：


資料解碼器的內容	資料解碼器的輸出							
	DBUSA	DBUSB	DBUSC	DBUSD	DBUSE	DBUSF	DBUSG	DBUSH
0	1	1	1	1	1	1	0	1
1	0	1	1	0	0	0	0	1
2	1	1	0	1	1	0	1	1
3	1	1	1	1	0	0	1	1
4	0	1	1	0	0	1	1	1
5	1	0	1	1	0	1	1	1
6	1	0	1	1	1	1	1	1
7	1	1	1	0	0	*	0	1
8	1	1	1	1	1	1	1	1
9	1	1	1	1	0	1	1	1
A-F	0	0	0	0	0	0	0	0

*<注意> 資料解碼器的內容”7”解碼出來的 DBUSF 可以光罩選擇(Mask Option)選爲 0 或 1


2-19 電源線路的接法(The Connection of Power Circuit)

本系列選擇不同的電源及偏壓時電源線路的接法也會不同，詳細如下：


2-19-1 Ag 電池模式及 1/2 Bias 或 Static



2-19-2 Ag 電池模式及 1/3 Bias




2-19-3 Ag 電池模式及 1/4 Bias




2-19-4 Li 電池模式及 1/2 Bias 或 Static

Backup flag(BCF)	SW1	SW2
BCF=0	ON	OFF
BCF=1	OFF	ON




2-19-5 Li 電池模式及 1/3 Bias

Backup flag(BCF)	SW1	SW2
BCF=0	ON	OFF
BCF=1	OFF	ON




2-19-6 Li 電池模式及 1/4 Bias


Backup flag(BCF)	SW1	SW2
BCF=0	ON	OFF
BCF=1	OFF	ON




2-19-7 EXTV 電池模式及 Static




2-19-8 EXTV 電池模式及 1/2 Bias



2-19-9 EXTV 電池模式及 1/3 Bias



2-19-9 EXTV 電池模式及 1/4 Bias



第 3 章 其它控制功能(Other Control Function)

3-1 中斷功能(Interrupt Function)

TM8706有8個中斷來源：4個外部中斷因子(Factor)及4個內部中斷因子(Factor)，這7個中斷的向量位址，權位高低及對應的中斷啓動旗號如下：

中斷因子	INT pin	IOC port 或 IOD port	TMR1 underflow	Predivider overflow	TMR2 underflow	Key_Board Scanning	RFC counter overflow
中斷的向量位址	010H	014H	018H	01CH	020H	024H	028H
中斷啓動旗號	IEF2	IEF0	IEF1	IEF3	IEF4	IEF5	IEF6
權位高低	6 th	5 th	2 nd	1 st	3 rd	7 th	4 th

3-2 重置功能(Reset Function)

重置(Reset)的方式共有開機重置(Power-on Reset)，RESET腳重置，看門狗重置(Watch dog Reset)及IOC埠重置，系統經過Reset後，所有信號均回復到起始狀態，這些信號的起始值如下：

程式計數器(Program counter)	(PC)	位址 000H
Start condition flags 1 to 7	(SCF1-7)	Reset mode
Backup flag	(BCF)	Set mode (Ag, Li 模式) Reset mode (EXTV 模式)
Stop release enable flags 4,5,7	(SRF4,5,7)	Reset mode
Switch enable flags 4	(SEF4)	Reset mode
Halt release request flag	(HRF 0~6)	Reset mode
Halt release enable flags 1 to 3	(HEF1-6)	Reset mode
Interrupt enable flags 0 to 3	(IEF0-6)	Reset mode
Alarm output	(ALARM)	直流輸出(DC output) 0
Pull-down flags in I/OC		Set mode
Input/output ports I/OA, I/OB, I/OC, I/OD	(I/OA, I/OB, I/OC, I/OD 埠)	輸入模式(Input mode)
I/OC, I/OD port chattering clock	Cch	φ10*
EL-light driver pumping clock source and duty cycle	Celp	φ0, duty cycle 為 1/4
EL-light driver clearing clock source and duty cycle	Celc	φ8, duty cycle 為 1/4
Frequency generator	Cfq	φ0, duty cycle 為 1/4,沒有輸出的動作
Resistor frequency converter	(RFC)	停止沒動作,RR/RT/RH 輸出 0
LCD driver output		全亮或全滅(看 mask option)*
Timer 1/2		停止沒動作
Watchdog timer	(WDT)	Reset mode, WDF = 0
Clock source	(BCLK)	低速時鐘(在雙時鐘模式下)


3-3 頻率產生器(Frequency Generator)

頻率產生器可用來產生鬧鈴(Alarm)，TMR1，TMR2及RFC計數器的時鐘來源，輸出時鐘可用下列公式計算：

$$\text{FREQ} = (\text{時鐘來源(Clock source)}) / ((N+1) \times X) \text{Hz} \quad (X=1,2,3,4 \text{對應} 1/1, 1/2, 1/3, 1/4 \text{Duty})$$

(N為FRQ指令的運算子8位元資料)

這裡的時鐘來源指的是BCLK或 ϕ_0 ，選擇可用SCC指令來選，頻率產生器的區塊圖如下：



頻率產生器也可以用來產生單音(Single Tone)Melody，它的音階如下面表格所示：


Tone	N 數值	FREQ	Ideal	%	Tone	N	FREQ	Ideal	%
C2	249	65.5360	65.4064	0.19	C4	62	260.063	261.626	-0.60
#C2	235	69.4237	69.2957	0.18	#C4	58	277.695	277.183	0.18
D2	222	73.4709	73.4162	0.07	D4	55	292.571	293.665	-0.37
#D2	210	77.6493	77.7817	-0.17	#D4	52	309.132	311.127	-0.64
E2	198	82.3317	82.4069	-0.09	E4	49	327.680	329.628	-0.59
F2	187	87.1489	87.3071	-0.18	F4	46	348.596	349.228	-0.18
#F2	176	92.5650	92.4986	0.07	#F4	43	372.364	369.994	0.64
G2	166	98.1078	97.9989	0.11	G4	41	390.095	391.995	-0.48
#G2	157	103.696	103.826	-0.13	#G4	38	420.103	415.305	1.16
A2	148	109.960	110.000	-0.04	A4	36	442.811	440.000	0.64
#A2	140	116.199	116.541	-0.29	#A4	34	468.114	466.164	0.42
B2	132	123.188	123.471	-0.23	B4	32	496.485	493.883	0.53
C3	124	131.072	130.813	0.20	C5	30	528.516	523.251	1.01
#C3	117	138.847	138.591	0.19	#C5	29	546.133	554.365	-1.48
D3	111	146.286	146.832	-0.37	D5	27	585.143	587.330	-0.37
#D3	104	156.038	155.563	0.31	#D5	25	630.154	622.254	1.27
E3	98	165.495	164.814	0.41	E5	24	655.360	659.255	-0.59
F3	93	174.298	174.614	-0.18	F5	22	712.348	698.456	1.99
#F3	88	184.090	184.997	-0.49	#F5	21	744.727	739.989	0.64
G3	83	195.048	195.998	-0.48	G5	20	780.190	783.991	-0.48
#G3	78	207.392	207.652	-0.13	#G5	19	819.200	830.609	-1.37
A3	73	221.405	220.000	0.64	A5	18	862.316	880.000	-2.01
#A3	69	234.057	233.082	0.42	#A5	17	910.222	932.328	-2.37
B3	65	248.242	246.942	0.53	B5	16	963.765	987.767	-2.43

<註>

- (1) 時鐘來源是 ϕ_0 如32,768Hz
- (2) Duty設為1/2Duty(設D=0)
- (3) FREQ代表輸出頻率
- (4) Ideal表示理想的音階頻率值
- (5) %表示誤差百分比

3-4 預除器(Pre-divider)

預除器是一個15階的計數器，計數的時鐘來源為 ϕ_0 ，當 ϕ_0 從“H”準位(Level)變為“L”準位(Level)時，計數器的內容會改變，當執行PLC 100H的指令後 ϕ_{11} 到 ϕ_{15} 將會被清為0，由預除器產生的信號將供應給LCD驅動線路，系統時鐘，中止解除需求及I/O埠消除抖動使用，詳細區塊圖如下：



3-5 Back-up 模式

因為TM87系列的內部線路設計都是針對省電的觀念來設計，所以當有較大負載(Heavy Load)產生時，就必須進入Back-up模式才能防止IC產生誤動作，所謂較大負載(Heavy Load)如掃描按鍵、點亮LED及啓動鬧鈴(ALARM)等需要耗費較大電流去驅動的工作。在重置(Reset)的狀態下當電源選為Li或Ag時，BCF的旗號啓始值為1，所以在Reset動作結束後，程式剛開始時，必須先把BCF關閉，否則會有大電流發生；如果電源是選EXT-V的話，BCF的旗號起始值為0，程式就不用把BCF關閉。

第 4 章 指令說明

- 在使用 RAM 工作前請記得必須先將 RAM 起始化(Initialize)，因為在電源打開時 RAM 的值是未知的。

- 工作記憶體(Working Register)也是記憶體(RAM)的一部份，他們的關係如下
工作記憶體(Working Register)Ry = 記憶體(RAM)Rx + 70H

<注意> Ry: 工作記憶體(Working Register) ，位址範圍從 0~FH，相對應的記憶體(RAM)絕對位址為 70~7FH，但是當使用 LCT、LCB 及 LCP 指令時 Ry 指的位址則只有 0~7H，相對應的記憶體(RAM)絕對位址為 70~77H 。

工作記憶體(Working Register)Ry	對應的記憶體(RAM)Rx
0H	70H
1H	71H
2H	72H
.	.
.	.
.	.
DH	7DH
EH	7EH
FH	7FH

4-1 輸入/輸出指令(INPUT / OUTPUT INSTRUCTIONS)

指 令	功 能
LCT Lz, Ry	LCD latch [Lz] ← data decoder ← [Ry]

<說明>

將工作記憶體(Working Register)Ry 的內容值經由數值解碼器(Data Decoder)存入 Lz 所指的 LCD Latch 。Lz:00~3FH，Ry:0~7H 。

指 令	功 能
LCB Lz, Ry	LCD latch [Lz] ← data decoder ← [Ry]

<說明>

將工作記憶體(Working Register)Ry 的內容值經由數值解碼器(Data Decoder)存入 Lz 所指的 LCD Latch ，與 LCT 不同的是假如 Ry 的內容是 0，則數值解碼器(Data Decoder)輸出的值全為 0 。Lz:00~3FH，Ry:0~7H 。

指 令	功 能
LCP Lz, Ry	LCD latch [Lz] ← [Ry] &AC

<說明>

將工作記憶體(Working Register)Ry 的內容值和累加器(Accumulator)的值存入 Lz 所指的 LCD Latch 。Lz:00~3FH , Ry:0~7H 。

指 令	功 能
LCD Lz,@HL	LCD latch [Lz] ← [T@HL]

<說明>

將索引暫存器@HL 所指的表格 ROM(Table ROM)的內容值直接存入 Lz 所指的 LCD Latch 。

指 令	功 能
LCT Lz,@HL	LCD latch [Lz] ← data decoder← [@HL]

<說明>

將索引暫存器@HL 所指 RAM 的內容值經由數值解碼器(Data Decoder)存入 Lz 所指的 LCD Latch 。Lz:00~3FH , Ry:0~7H 。

指 令	功 能
LCB Lz,@HL	LCD latch [Lz] ← data decoder← [@HL]

<說明>

將索引暫存器@HL 所指 RAM 的內容值經由數值解碼器(Data Decoder)存入 Lz 所指的 LCD Latch 。與 LCT 不同的是假如 Ry 的內容是 0 ，則數值解碼器(Data Decoder)輸出的值全為 0 。Lz:00~3FH , Ry:0~7H 。

指 令	功 能
LCP Lz,@HL	LCD latch [Lz]← [@HL]&AC

<說明>

將索引暫存器@HL 所指 RAM 的內容值和累加器(Accumulator)的值存入 Lz 所指的 LCD Latch 。Lz:00~3FH , Ry:0~7H 。

指 令	功 能
LCDX D	Multi LCD latch [Lz] ← [T@HL]

<說明>

將索引暫存器@HL 所指的表格 ROM(Table ROM)的內容值同時存入多個 Lz 所指的 LCD Latch 。D:0~3 , Lz:00~3FH , Ry:0~7H 。

D=0	Multi-Lz=00H~0FH
D=1	Multi-Lz=10H~1FH
D=2	Multi-Lz=20H~2FH
D=3	Multi-Lz=30H~3FH

指 令	功 能
LCTX D	Multi LCD latch [Lz] ← data decoder← [@HL]

<說明>

將索引暫存器@HL 所指 RAM 的內容值經由數值解碼器(Data Decoder)同時存入多個 Lz 所指的 LCD Latch。D:0~3，Lz:00~3FH，Ry:0~7H。

指 令	功 能
LCBX D	Multi LCD latch [Lz] ← data decoder← [@HL]

<說明>

將索引暫存器@HL 所指 RAM 的內容值經由數值解碼器(Data Decoder)同時存入多個 Lz 所指的 LCD Latch。與 LCT 不同的是假如 Ry 的內容是 0，則數值解碼器(Data Decoder)輸出的值全為 0。D:0~3，Lz:00~3FH，Ry:0~7H。

指 令	功 能
LCPX D	Multi LCD latch [Lz]← [@HL]&AC

<說明>

將索引暫存器@HL 所指 RAM 的內容值和累加器(Accumulator)的值同時存入多個 Lz 所指的 LCD Latch。D:0~3，Lz:00~3FH，Ry:0~7H。

指 令	功 能
SPA X	定義 IOA 埠裡的每一支腳是輸入或輸出腳

<說明>

以直接數值(Direct Data)X(X4 X3 X2 X1 X0)來定義相對應的 IOA 腳是輸入或輸出腳，其對應表格如下：

X 數值	結果	X 數值	結果
X4=1	啓動 IOA1~4 下拉電阻(Pull low resistor)	X4=0	關掉 IOA1~4 下拉電阻(Pull low resistor)
X3=1	設 IOA4 是輸出模式	X3=0	設 IOA4 是輸入模式
X2=1	設 IOA3 是輸出模式	X2=0	設 IOA3 是輸入模式
X1=1	設 IOA2 是輸出模式	X1=0	設 IOA2 是輸入模式
X0=1	設 IOA1 是輸出模式	X0=0	設 IOA1 是輸入模式

指 令	功 能
OPA Rx	I/OA \leftarrow [Rx]

<說明>

將記憶體 Rx 的內容值輸出至 IOA 埠。

指 令	功 能
OPAS Rx,D	IOA1,2 \leftarrow [Rx], IOA3 \leftarrow D, IOA4 \leftarrow pulse

<說明>

將記憶體 Rx 的內容值輸出至 IOA 埠的 IOA1, IOA2, 直接數值(Direct Data)輸出至 IOA3, 脈波(Pulse)輸出至 IOA4。D 的值為 0 或 1。

指 令	功 能
IPA Rx	[Rx], AC \leftarrow [I/OA]

<說明>

將 IOA 埠讀入至記憶體 Rx 及累加器 AC 裡。

指 令	功 能
SPB X	定義 IOB 埠裡的每一支腳是輸入或輸出腳

<說明>

以直接數值(Direct Data)X(X4 X3 X2 X1 X0)來定義相對應的 IOB 腳是輸入或輸出腳，其對應表格如下：

X 數值	結果	X 數值	結果
X4=1	啓動 IOB1~4 下拉電阻(Pull low resistor)	X4=0	關掉 IOB1~4 下拉電阻(Pull low resistor)
X3=1	設 IOB4 是輸出模式	X3=0	設 IOB4 是輸入模式
X2=1	設 IOB3 是輸出模式	X2=0	設 IOB3 是輸入模式
X1=1	設 IOB2 是輸出模式	X1=0	設 IOB2 是輸入模式
X0=1	設 IOB1 是輸出模式	X0=0	設 IOB1 是輸入模式

指 令	功 能
OPB Rx	I/OB \leftarrow [Rx]

<說明>

將記憶體 Rx 的內容值輸出至 IOB 埠。

指令	功能
IPB Rx	[Rx], AC \leftarrow [I/OB]

<說明>

將 IOB 埠讀入至記憶體 Rx 及累加器 AC 裡。

指令	功能
SPC X	定義 IOC 埠裡的每一支腳是輸入或輸出腳

<說明>

以直接數值(Direct Data)X(X4 X3 X2 X1 X0)來定義相對應的 IOC 腳是輸入或輸出腳，其對應表格如下：

X 數值	結果	X 數值	結果
X4=1	啓動所有下拉(pull low)電阻及關掉 Low level hold 功能	X4=0	關掉所有下拉(pull low)電阻及啓動 Low level hold 功能
X3=1	設 IOC4 是輸出模式	X3=0	設 IOC4 是輸入模式
X2=1	設 IOC3 是輸出模式	X2=0	設 IOC3 是輸入模式
X1=1	設 IOC2 是輸出模式	X1=0	設 IOC2 是輸入模式
X0=1	設 IOC1 是輸出模式	X0=0	設 IOC1 是輸入模式

指令	功能
OPC Rx	I/OC \leftarrow [Rx]

<說明>

將記憶體 Rx 的內容值輸出至 IOC 埠。

指令	功能
IPC Rx	[Rx], AC \leftarrow [I/OC] or KI

<說明>

將 IOC 埠或 KI 的值讀入至記憶體 Rx 及累加器 AC 裡。

指令	功能
SPD X	定義 IOD 埠裡的每一支腳是輸入或輸出腳

<說明>

以直接數值(Direct Data)X(X4 X3 X2 X1 X0)來定義相對應的 IOD 腳是輸入或輸出腳，其對應表格如下：

X 數值	結果	X 數值	結果
X4=1	啓動所有下拉(pull low)電阻	X4=0	關掉所有下拉(pull low)電阻
X3=1	設 IOD4 是輸出模式	X3=0	設 IOD4 是輸入模式
X2=1	設 IOD3 是輸出模式	X2=0	設 IOD3 是輸入模式
X1=1	設 IOD2 是輸出模式	X1=0	設 IOD2 是輸入模式
X0=1	設 IOD1 是輸出模式	X0=0	設 IOD1 是輸入模式

指令	功能
OPD Rx	I/OD ← [Rx]

<說明>

將記憶體 Rx 的內容值輸出至 IOD 埠。

指令	功能
IPD Rx	[Rx], AC ← [I/OD]

<說明>

將 IOD 埠的值讀入至記憶體 Rx 及累加器 AC 裡。

指令	功能
SPKX X	K1~16 ← X

<說明>

當 SEG1~16/K1~16 以光罩選擇(Mask Option)來選為 LCD 用時，以 X(X7~0)來設定掃描按鍵輸出的狀態，詳細對應如下表：

X6	結果
1	不管有沒有按按鍵，只要在掃描周期過後都會產生 Release。
0	要按按鍵才會產生 Release。

X7,5,4	結果
000	設一次掃描 K1~16 中的一排按鍵。掃描那一排則用 X3~0 來選擇，例如 X3~0=0 表示掃描 K1 這一排，X3~0=15 則表示掃描 K16 這一排，其它依此類推。
001	K1~16=1 即同時掃描所有按鍵
010	K1~16=Hi-z 即不掃描
10X	設一次掃描 K1~16 中的 8 排按鍵。掃描那一組則用 X3 來選擇，例如 X3=0 表示掃描 K1~8 這一組，X3=1 則表示掃描 K9~16 這一組。

110	設一次掃描 K1~16 中的 4 排按鍵。掃描那一組則用 X3~2 來選擇： X3,2=00 -> 掃描 K1~4 X3,2=01 -> 掃描 K5~8 X3,2=10 -> 掫描 K9~12 X3,2=11 -> 掫描 K13~16
111	設一次掃描 K1~16 中的 2 排按鍵。掃描那一組則用 X3~1 來選擇： X3~1=000 -> 掫描 K1,2 X3~1=001 -> 掫描 K3,4 X3~1=010 -> 掫描 K5,6 X3~1=011 -> 掫描 K7,8 X3~1=100 -> 掫描 K9,10 X3~1=101 -> 掫描 K11,12 X3~1=110 -> 掫描 K13,14 X3~1=111 -> 掫描 K15,16

指 令	功 能
SPK Rx	K1~16 ← [Rx]

<說明>

當 SEG1~16/K1~16 以光罩選擇(Mask Option)來選為 LCD 用時，以 Rx 和累加器(AC)合成的 8 位元內容值來設定掃描按鍵輸出的狀態，位元數值對應的狀態如 SPKX 指令。

指 令	功 能
SPK @HL	K1~16 ← [T@HL]

<說明>

當 SEG1~16/K1~16 以光罩選擇(Mask Option)來選為 LCD 用時，以索引暫存器@HL 所指的表格 ROM(Table ROM)的內容值來設定掃描按鍵輸出的狀態，位元數值對應的狀態如 SPKX 指令。

指 令	功 能
ALM X	設定蜂鳴器(Buzzer)的輸出頻率

<說明>

用直接數值(Direct Data)X(X8~X0)來設定蜂鳴器(Buzzer)的輸出頻率，X 值與對應的頻率如下：

X8	X7	X6	音頻高低的時鐘來源 (Clock source)
1	1	1	FREQ*
1	0	0	DC1
0	1	1	$\phi 3(4\text{KHz})$
0	1	0	$\phi 4(2\text{KHz})$
0	0	1	$\phi 5(1\text{KHz})$
0	0	0	DC0

Bit	音頻長短的時鐘來源 (Clock source)
X5	$\phi 15(1\text{Hz})$
X4	$\phi 14(2\text{Hz})$
X3	$\phi 13(4\text{Hz})$
X2	$\phi 12(8\text{Hz})$
X1	$\phi 11(16\text{Hz})$
X0	$\phi 10(32\text{Hz})$

- <注意>
1. FREQ 是頻率產生器的輸出信號
 2. 當蜂鳴器(Buzzer)輸出不需要封包(Envelop)時，X0~X5 需設為 0
 3. The frequency inside the () bases on the $\phi 0$ is 32768Hz.

指 令	功 能
ELC X	設定冷光板(EL)的輸出頻率

<說明>

用直接數值(Direct Data)X(X9~X0)來設定冷光板(EL)的輸出頻率，X 值與對應的設定值如下：

ELP 腳的設定：

(X8,X7,X6)	昇壓的時鐘頻率	(X9,X5,X4)	Duty cycle
000	$\phi 0$	100	3/4 duty
100	BCLK	101	2/3 duty
101	BCLK/2	X10	1/2 duty
110	BCLK/4	X11	1/1 duty
111	BCLK/8	001	1/3 duty
		000	1/4 duty

ELC 腳的設定：

(X3,X2)	放電脈波的頻率	(X1,X0)	Duty cycle
00	$\phi 8$	00	1/4 duty
01	$\phi 7$	01	1/3 duty
10	$\phi 6$	10	1/2 duty
11	$\phi 5$	11	1/1 duty

指令	功能
SRF X	電阻對頻率轉換器(Resistor to frequency converter, RFC)的控制

<說明>

用直接數值(Direct Data)X(X5~X0)來設定 RFC 的狀態，X 值與對應的狀態如下：

X0=1	啓動 RR 的振盪線路	X0=0	關掉 RR 的振盪線路
X1=1	啓動 RT 的振盪線路	X1=0	關掉 RT 的振盪線路
X2=1	啓動 RH 的振盪線路	X2=0	關掉 RH 的振盪線路
X3=1	啓動 16 位元計數器	X3=0	關掉 16 位元計數器
X4=1	啓動 TMR2 控制 16 位元計數器. (當這個位元設為 1 時,X3 必須要設為 1)	X4=0	關掉 TMR2 控制 16 位元計數器
X5=1	啓動 CX 控制 16 位元計數器. (當這個位元設為 1 時,X3 必須要設為 1)	X5=0	關掉 CX 控制 16 位元計數器

<注意> X4 和 X5 不可以同時設為 1.

4-2 累加器(Accumulator)及記憶體(RAM)的操作指令

指令	功能
MRW Ry,Rx	AC,[Ry] ← [Rx]

<說明>

將記憶體 Rx 的內容值搬到工作記憶體 Ry 及累加器(AC)裡

指令	功能
MRW @HL,Rx	AC,[@HL] ← [Rx]

<說明>

將記憶體 Rx 的內容值搬到索引暫存器(Index register)@HL 所指的記憶體及累加器(AC)裡。

指令	功能
MRW# @HL,Rx	AC,[@HL] ← [Rx], HL=HL+1

<說明>

將記憶體 Rx 的內容值搬到索引暫存器(Index register)@HL 所指的記憶體及累加器(AC)裡，之後 HL 自動加 1。

指令	功能
MWR Rx,Ry	AC,[Rx] ← [Ry]

<說明>

將記憶體 Ry 的內容值搬到工作記憶體 Rx 及累加器(AC)裡。

指 令	功 能
MWR Rx,@HL	$AC,[Rx] \leftarrow [@HL]$

<說明>

將索引暫存器(Index register)@HL 所指的記憶體的內容值搬到記憶體 Rx 及累加器(AC)裡。

指 令	功 能
MWR# Rx,@HL	$AC,[Rx] \leftarrow [@HL], HL=HL+1$

<說明>

將索引暫存器(Index register)@HL 所指的記憶體的內容值搬到記憶體 Rx 及累加器(AC)裡，之後 HL 自動加 1。

指 令	功 能
SR0 Rx	$[Rx]n, ACn \leftarrow [Rx](n+1), AC(n+1)$ $[Rx]3, AC3 \leftarrow 0$

<說明>

將記憶體 Rx 的內容向右移一個位元，並且把最高的位元填 0。

指 令	功 能
SR1 Rx	$[Rx]n, ACn \leftarrow [Rx](n+1), AC(n+1)$ $[Rx]3, AC3 \leftarrow 1$

<說明>

將記憶體 Rx 的內容向右移一個位元，並且把最高的位元填 1。

指 令	功 能
SL0 Rx	$[Rx]n, ACn \leftarrow [Rx](n-1), AC(n-1)$ $[Rx]0, AC0 \leftarrow 0$

<說明>

將記憶體 Rx 的內容向左移一個位元，並且把最低的位元填 0。

指 令	功 能
SL1 Rx	$[Rx]n, ACn \leftarrow [Rx](n-1), AC(n-1)$ $[Rx]0, AC0 \leftarrow 1$

<說明>

將記憶體 Rx 的內容向左移一個位元，並且把最低的位元填 1。

指 令	功 能
MRA Rx	$CF \leftarrow [Rx]3$

<說明>

將記憶體 Rx 內容的第三位元(Bit3)搬到溢位旗號(Carry flag, CF)

指 令	功 能
MAF Rx	$AC, [Rx] \leftarrow CF$

<說明>

將溢位旗號(Carry flag, CF)的內容值搬到記憶體 Rx 及累加器(Accumulator) ，旗號的對應位元如下：

- Bit 3 CF
- Bit 2 AC=0 flag
- Bit 1 沒使用
- Bit 0 沒使用

4-3 運算指令(Operation Instruction)

指 令	功 能
INC* Rx	$[Rx], AC \leftarrow [Rx]+1$

<說明>

記憶體 Rx 的內容值加一後存入原來之記憶體 Rx 及累加器(AC)裡，運算結果會影響溢位旗號(Carry flag, CF) 。

指 令	功 能
INC* @HL	$[@HL], AC \leftarrow [@HL]+1$

<說明>

索引暫存器@HL 所指記憶體的內容值加一後存入原來索引暫存器@HL 所指記憶體及累加器(AC)裡，運算結果會影響溢位旗號(Carry flag, CF) 。

指 令	功 能
INC*# @HL	$[@HL], AC \leftarrow [@HL]+1, HL=HL+1$

<說明>

索引暫存器@HL 所指記憶體的內容值加一後存入原來索引暫存器@HL 所指記憶體及累加器(AC)裡，之後 HL 自動加 1，運算結果會影響溢位旗號(Carry flag, CF) 。

指 令	功 能
DEC* Rx	$[Rx], AC \leftarrow [Rx]-1$

<說明>

記憶體 Rx 的內容值減一後存入原來之記憶體 Rx 及累加器(AC)裡，運算結果會影響溢(借)位旗號(Carry flag, CF)。

指 令	功 能
DEC* @HL	$[@HL], AC \leftarrow [@HL]-1$

<說明>

索引暫存器@HL 所指記憶體的內容值減一後存入原來索引暫存器@HL 所指記憶體及累加器(AC)裡，運算結果會影響溢(借)位旗號(Carry flag, CF)。

指 令	功 能
DEC*# @HL	$[@HL], AC \leftarrow [@HL]-1, HL=HL+1$

<說明>

索引暫存器@HL 所指記憶體的內容值減一後存入原來索引暫存器@HL 所指記憶體及累加器(AC)裡，之後 HL 自動加 1，運算結果會影響溢(借)位旗號(Carry flag, CF)。

指 令	功 能
ADC Rx	$AC \leftarrow [Rx]+AC+CF$

<說明>

二進位運算，記憶體 Rx 的內容值加累加器(AC)再加溢位旗號(Carry flag, CF)後存入累加器(AC)裡，運算結果會影響溢位旗號(Carry flag, CF)。

指 令	功 能
ADC @HL	$AC \leftarrow [@HL]+AC+CF$

<說明>

二進位運算，索引暫存器@HL 所指記憶體的內容值加累加器(AC)再加溢位旗號(Carry flag, CF)後存入累加器(AC)裡，運算結果會影響溢位旗號(Carry flag, CF)。

指 令	功 能
ADC# @HL	$AC \leftarrow [@HL]+AC+CF, HL=HL+1$

<說明>

二進位運算，索引暫存器@HL 所指記憶體的內容值加累加器(AC)再加溢位旗號(Carry flag, CF)後存入累加器(AC)裡，之後 HL 自動加 1，運算結果會影響溢位旗號(Carry flag, CF)。

指 令	功 能
ADC* Rx	AC,[Rx] \leftarrow [Rx]+AC+CF

<說明>

二進位運算，記憶體 Rx 的內容值加累加器(AC)再加溢位旗號(Carry flag, CF)後存入原來之記憶體 Rx 及累加器(AC)裡，運算結果會影響溢位旗號(Carry flag, CF)。

指 令	功 能
ADC* @HL	AC,[@HL] \leftarrow [@HL]+AC+CF

<說明>

二進位運算，索引暫存器@HL 所指記憶體的內容值加累加器(AC)再加溢位旗號(Carry flag, CF)後存入原來索引暫存器@HL 所指記憶體及累加器(AC)裡，運算結果會影響溢位旗號(Carry flag, CF)。

指 令	功 能
ADC*# @HL	AC,[@HL] \leftarrow [@HL]+AC+CF, HL=HL+1

<說明>

二進位運算，索引暫存器@HL 所指記憶體的內容值加累加器(AC)再加溢位旗號(Carry flag, CF)後存入原來索引暫存器@HL 所指記憶體及累加器(AC)裡，之後 HL 自動加 1，運算結果會影響溢位旗號(Carry flag, CF)。

指 令	功 能
SBC Rx	AC \leftarrow [Rx]+~(AC)+CF

<說明>

二進位運算，記憶體 Rx 的內容值減累加器(AC)再加溢位旗號(Carry flag, CF)後存入累加器(AC)裡，運算結果會影響溢位旗號(Carry flag, CF)。

指 令	功 能
SBC @HL	AC \leftarrow [@HL]+~(AC)+CF

<說明>

二進位運算，索引暫存器@HL 所指記憶體的內容值減累加器(AC)再加溢位旗號(Carry flag, CF)後存入累加器(AC)裡，運算結果會影響溢位旗號(Carry flag, CF)。

指 令	功 能
SBC# @HL	$AC \leftarrow [@HL] + \sim(AC) + CF, HL = HL + 1$

<說明>

二進位運算，索引暫存器@HL 所指記憶體的內容值減累加器(AC)再加溢位旗號(Carry flag, CF)後存入累加器(AC)裡，之後 HL 自動加 1，運算結果會影響溢位旗號(Carry flag, CF)。

指 令	功 能
SBC* Rx	$AC, [Rx] \leftarrow [Rx] + \sim(AC) + CF$

<說明>

二進位運算，記憶體 Rx 的內容值減累加器(AC)再加溢位旗號(Carry flag, CF)後存入原來之記憶體 Rx 及累加器(AC)裡，運算結果會影響溢位旗號(Carry flag, CF)。

指 令	功 能
SBC* @HL	$AC, [@HL] \leftarrow [@HL] + \sim(AC) + CF$

<說明>

二進位運算，索引暫存器@HL 所指記憶體的內容值減累加器(AC)再加溢位旗號(Carry flag, CF)後存入索引暫存器@HL 所指記憶體及累加器(AC)裡，運算結果會影響溢位旗號(Carry flag, CF)。

指 令	功 能
SBC*# @HL	$AC, [@HL] \leftarrow [@HL] + \sim(AC) + CF, HL = HL + 1$

<說明>

二進位運算，索引暫存器@HL 所指記憶體的內容值減累加器(AC)再加溢位旗號(Carry flag, CF)後存入索引暫存器@HL 所指記憶體及累加器(AC)裡，之後 HL 自動加 1，運算結果會影響溢位旗號(Carry flag, CF)。

指 令	功 能
ADD Rx	$AC \leftarrow [Rx] + AC$

<說明>

二進位運算，記憶體 Rx 的內容值加累加器(AC)後存入累加器(AC)裡，運算結果會影響溢位旗號(Carry flag, CF)。

指 令	功 能
ADD @HL	$AC \leftarrow [\text{@HL}]+\text{AC}$

<說明>

二進位運算，索引暫存器@HL 所指記憶體的內容值加累加器(AC)後存入累加器(AC)裡，運算結果會影響溢位旗號(Carry flag, CF)。

指 令	功 能
ADD# @HL	$AC \leftarrow [\text{@HL}]+\text{AC}, \text{HL}=\text{HL}+1$

<說明>

二進位運算，索引暫存器@HL 所指記憶體的內容值加累加器(AC)後存入累加器(AC)裡，之後 HL 自動加 1，運算結果會影響溢位旗號(Carry flag, CF)。

指 令	功 能
ADD* Rx	$\text{AC},[\text{Rx}] \leftarrow [\text{Rx}]+\text{AC}$

<說明>

二進位運算，記憶體 Rx 的內容值加累加器(AC)後存入原來之記憶體 Rx 及累加器(AC)裡，運算結果會影響溢位旗號(Carry flag, CF)。

指 令	功 能
ADD* @HL	$\text{AC},[\text{Rx}] \leftarrow [\text{@HL}]+\text{AC}$

<說明>

二進位運算，索引暫存器@HL 所指記憶體的內容值加累加器(AC)後存入原來索引暫存器@HL 所指記憶體及累加器(AC)裡，運算結果會影響溢位旗號(Carry flag, CF)。

指 令	功 能
ADD*# @HL	$\text{AC},[\text{Rx}] \leftarrow [\text{@HL}]+\text{AC}, \text{HL}=\text{HL}+1$

<說明>

二進位運算，索引暫存器@HL 所指記憶體的內容值加累加器(AC)後存入原來索引暫存器@HL 所指記憶體及累加器(AC)裡，之後 HL 自動加 1，運算結果會影響溢位旗號(Carry flag, CF)。

指 令	功 能
SUB Rx	$AC \leftarrow [\text{Rx}]+\sim(\text{AC})+1$

<說明>

二進位運算，記憶體 Rx 的內容值減累加器(AC)再加 1 後存入累加器(AC)裡，運算結果會影響溢位旗號(Carry flag, CF)。~表示補數。

指 令	功 能
SUB @HL	$AC \leftarrow [\text{@HL}] + \sim(AC) + 1$

<說明>

二進位運算，索引暫存器@HL 所指記憶體的內容值減累加器(AC)再加 1 後存入累加器(AC)裡，運算結果會影響溢位旗號(Carry flag, CF)。~表示補數。

指 令	功 能
SUB# @HL	$AC \leftarrow [\text{@HL}] + \sim(AC) + 1, HL = HL + 1$

<說明>

二進位運算，索引暫存器@HL 所指記憶體的內容值減累加器(AC)再加 1 後存入累加器(AC)裡，之後 HL 自動加 1，運算結果會影響溢位旗號(Carry flag, CF)。~表示補數。

指 令	功 能
SUB* Rx	$AC, [Rx] \leftarrow [Rx] + \sim(AC) + 1$

<說明>

二進位運算，記憶體 Rx 的內容值減累加器(AC)再加 1 後存入原來之記憶體 Rx 及累加器(AC)裡，運算結果會影響溢位旗號(Carry flag, CF)。~表示補數。

指 令	功 能
SUB* @HL	$AC, [\text{@HL}] \leftarrow [\text{@HL}] + \sim(AC) + 1$

<說明>

二進位運算，索引暫存器@HL 所指記憶體的內容值減累加器(AC)再加 1 後存入索引暫存器@HL 所指記憶體及累加器(AC)裡，運算結果會影響溢位旗號(Carry flag, CF)。~表示補數。

指 令	功 能
SUB*# @HL	$AC, [\text{@HL}] \leftarrow [\text{@HL}] + \sim(AC) + 1, HL = HL + 1$

<說明>

二進位運算，索引暫存器@HL 所指記憶體的內容值減累加器(AC)再加 1 後存入索引暫存器@HL 所指記憶體及累加器(AC)裡，之後 HL 自動加 1，運算結果會影響溢位旗號(Carry flag, CF)。~表示補數。

指 令	功 能
ADN Rx	$AC \leftarrow [Rx] + AC$

<說明>

二進位運算，記憶體 Rx 的內容值加累加器(AC)後存入累加器(AC)裡，運算結果不會影響溢位旗號(Carry flag, CF)。

指 令	功 能
ADN @HL	$AC \leftarrow [@HL] + AC$

<說明>

二進位運算，索引暫存器@HL 所指記憶體的內容值加累加器(AC)後存入累加器(AC)裡，運算結果不會影響溢位旗號(Carry flag, CF)。

指 令	功 能
ADN# @HL	$AC \leftarrow [@HL] + AC, HL = HL + 1$

<說明>

二進位運算，索引暫存器@HL 所指記憶體的內容值加累加器(AC)後存入累加器(AC)裡，之後 HL 自動加 1，運算結果不會影響溢位旗號(Carry flag, CF)。

指 令	功 能
ADN* Rx	$AC, [Rx] \leftarrow [Rx] + AC$

<說明>

二進位運算，記憶體 Rx 的內容值加累加器(AC)後存入原來之記憶體 Rx 及累加器(AC)裡，運算結果不會影響溢位旗號(Carry flag, CF)。

指 令	功 能
ADN* @HL	$AC, [Rx] \leftarrow [@HL] + AC$

<說明>

二進位運算，索引暫存器@HL 所指記憶體的內容值加累加器(AC)後存入原來索引暫存器@HL 所指記憶體及累加器(AC)裡，運算結果不會影響溢位旗號(Carry flag, CF)。

指 令	功 能
ADN*# @HL	$AC, [Rx] \leftarrow [@HL] + AC, HL = HL + 1$

<說明>

二進位運算，索引暫存器@HL 所指記憶體的內容值加累加器(AC)後存入原來索引暫存器@HL 所指記憶體及累加器(AC)裡，之後 HL 自動加 1，運算結果不會影響溢位

旗號(Carry flag, CF)。

指令	功能
AND Rx	$AC \leftarrow [Rx] \& AC$

<說明>

二進位運算，記憶體 Rx 的內容值與累加器(AC)作邏輯 AND 運算後存入累加器(AC)裡。

指令	功能
AND @HL	$AC \leftarrow [@HL] \& AC$

<說明>

二進位運算，索引暫存器@HL 所指記憶體的內容值與累加器(AC)作邏輯 AND 運算後存入累加器(AC)裡。

指令	功能
AND# @HL	$AC \leftarrow [@HL] \& AC, HL=HL+1$

<說明>

二進位運算，索引暫存器@HL 所指記憶體的內容值與累加器(AC)作邏輯 AND 運算後存入累加器(AC)裡，之後 HL 自動加 1。

指令	功能
AND* Rx	$AC,[Rx] \leftarrow [Rx] \& AC$

<說明>

二進位運算，記憶體 Rx 的內容值與累加器(AC)作邏輯 AND 運算後存入原來之記憶體 Rx 及累加器(AC)裡。

指令	功能
AND* @HL	$AC,[Rx] \leftarrow [@HL] \& AC$

<說明>

二進位運算，索引暫存器@HL 所指記憶體的內容值與累加器(AC)作邏輯 AND 運算後存入原來索引暫存器@HL 所指記憶體及累加器(AC)裡。

指令	功能
AND*# @HL	$AC,[Rx] \leftarrow [@HL] \& AC, HL=HL+1$

<說明>

二進位運算，索引暫存器@HL 所指記憶體的內容值與累加器(AC)作邏輯 AND 運算後存入原來索引暫存器@HL 所指記憶體及累加器(AC)裡，之後 HL 自動加 1。

指 令	功 能
EOR Rx	$AC \leftarrow [Rx] \oplus AC$

<說明>

二進位運算，記憶體 Rx 的內容值與累加器(AC)作邏輯互斥或(Exclusive OR)運算後存入累加器(AC)裡。

指 令	功 能
EOR @HL	$AC \leftarrow [@HL] \oplus AC$

<說明>

二進位運算，索引暫存器@HL 所指記憶體的內容值與累加器(AC) 作邏輯互斥或(Exclusive OR)運算後存入累加器(AC)裡。

指 令	功 能
EOR# @HL	$AC \leftarrow [@HL] \oplus AC, HL=HL+1$

<說明>

二進位運算，索引暫存器@HL 所指記憶體的內容值與累加器(AC) 作邏輯互斥或(Exclusive OR)運算後存入累加器(AC)裡，之後 HL 自動加 1。

指 令	功 能
EOR* Rx	$AC,[Rx] \leftarrow [Rx] \oplus AC$

<說明>

二進位運算，記憶體 Rx 的內容值與累加器(AC) 作邏輯互斥或(Exclusive OR)運算後存入原來之記憶體 Rx 及累加器(AC)裡。

指 令	功 能
EOR* @HL	$AC,[Rx] \leftarrow [@HL] \oplus AC$

<說明>

二進位運算，索引暫存器@HL 所指記憶體的內容值與累加器(AC) 作邏輯互斥或(Exclusive OR)運算後存入原來索引暫存器@HL 所指記憶體及累加器(AC)裡。

指 令	功 能
EOR*# @HL	$AC,[Rx] \leftarrow [@HL] \oplus AC, HL=HL+1$

<說明>

二進位運算，索引暫存器@HL 所指記憶體的內容值與累加器(AC) 作邏輯互斥或(Exclusive OR)運算後存入原來索引暫存器@HL 所指記憶體及累加器(AC)裡，之後 HL 自動加 1。

指 令	功 能
OR Rx	$AC \leftarrow [Rx] AC$

<說明>

二進位運算，記憶體 Rx 的內容值與累加器(AC)作邏輯 OR 運算後存入累加器(AC)裡。

指 令	功 能
OR @HL	$AC \leftarrow [@HL] AC$

<說明>

二進位運算，索引暫存器@HL 所指記憶體的內容值與累加器(AC) 作邏輯 OR 運算後存入累加器(AC)裡。

指 令	功 能
OR# @HL	$AC \leftarrow [@HL] AC, HL=HL+1$

<說明>

二進位運算，索引暫存器@HL 所指記憶體的內容值與累加器(AC) 作邏輯 OR 運算後存入累加器(AC)裡，之後 HL 自動加 1。

指 令	功 能
OR* Rx	$AC,[Rx] \leftarrow [Rx] AC$

<說明>

二進位運算，記憶體 Rx 的內容值與累加器(AC) 作邏輯 OR 運算後存入原來之記憶體 Rx 及累加器(AC)裡。

指 令	功 能
OR* @HL	$AC,[Rx] \leftarrow [@HL] AC$

<說明>

二進位運算，索引暫存器@HL 所指記憶體的內容值與累加器(AC) 作邏輯 OR 運算後存入原來索引暫存器@HL 所指記憶體及累加器(AC)裡。

指 令	功 能
OR*# @HL	$AC,[Rx] \leftarrow [@HL] AC, HL=HL+1$

<說明>

二進位運算，索引暫存器@HL 所指記憶體的內容值與累加器(AC) 作邏輯 OR 運算後存入原來索引暫存器@HL 所指記憶體及累加器(AC)裡，之後 HL 自動加 1。

指 令	功 能
ADCI Ry,D	$AC \leftarrow [Ry] + D + CF$

<說明>

二進位運算，工作記憶體 Ry 的內容值加直接數值(Direct data)D 再加溢位旗號(Carry flag, CF)後存入累加器(AC)裡，運算結果會影響溢位旗號(Carry flag, CF)。

指 令	功 能
ADCI* Ry,D	$AC, [Ry] \leftarrow [Ry] + D + CF$

<說明>

二進位運算，工作記憶體 Ry 的內容值加直接數值(Direct data)D 再加溢位旗號(Carry flag, CF)後存入原來之工作記憶體 Ry 及累加器(AC)裡，運算結果會影響溢位旗號(Carry flag, CF)。

指 令	功 能
SBCI Ry,D	$AC \leftarrow [Ry] + \sim(D) + CF$

<說明>

二進位運算，工作記憶體 Ry 的內容值減直接數值(Direct data)D 再加溢位旗號(Carry flag, CF)後存入累加器(AC)裡，運算結果會影響溢位旗號(Carry flag, CF)。~表示補數。

指 令	功 能
SBCI* Ry,D	$AC, [Ry] \leftarrow [Ry] + \sim(D) + CF$

<說明>

二進位運算，工作記憶體 Ry 的內容值減直接數值(Direct data)D 再加溢位旗號(Carry flag, CF)後存入原來之工作記憶體 Ry 及累加器(AC)裡，運算結果會影響溢位旗號(Carry flag, CF)。~表示補數。

指 令	功 能
ADDI Ry,D	$AC \leftarrow [Ry] + D$

<說明>

二進位運算，工作記憶體 Ry 的內容值加直接數值(Direct data)D 後存入累加器(AC)裡，運算結果會影響溢位旗號(Carry flag, CF)。

指 令	功 能
ADDI* Ry,D	AC,[Ry] \leftarrow [Ry]+D

<說明>

二進位運算，工作記憶體 Ry 的內容值加直接數值(Direct data)D 後存入原來之工作記憶體 Ry 及累加器(AC)裡，運算結果會影響溢位旗號(Carry flag, CF)。

指 令	功 能
SUBI Ry,D	AC \leftarrow [Ry]+~(D)+1

<說明>

二進位運算，工作記憶體 Ry 的內容值減直接數值(Direct data)D 再加 1 後存入累加器(AC)裡，運算結果會影響溢位旗號(Carry flag, CF)。~表示補數。

指 令	功 能
SUBI* Ry,D	AC,[Ry] \leftarrow [Ry]+~(D)+1

<說明>

二進位運算，工作記憶體 Ry 的內容值減直接數值(Direct data)D 再加 1 後存入原來之工作記憶體 Ry 及累加器(AC)裡，運算結果會影響溢位旗號(Carry flag, CF)。~表示補數。

指 令	功 能
ADNI Ry,D	AC \leftarrow [Ry]+D

<說明>

二進位運算，工作記憶體 Ry 的內容值加直接數值(Direct data)D 後存入累加器(AC)裡，運算結果會影響溢位旗號(Carry flag, CF)。

指 令	功 能
ADNI* Ry,D	AC,[Ry] \leftarrow [Ry]+D

<說明>

二進位運算，工作記憶體 Ry 的內容值加直接數值(Direct data)D 後存入原來之工作記憶體 Ry 及累加器(AC)裡，運算結果會影響溢位旗號(Carry flag, CF)。

指 令	功 能
ANDI Ry,D	AC \leftarrow [Ry] & D

<說明>

二進位運算，工作記憶體 Ry 的內容值與直接數值(Direct data)D 作邏輯 AND 運算後存入累加器(AC)裡。

指 令	功 能
ANDI* Ry,D	AC,[Ry] \leftarrow [Ry] & D

<說明>

二進位運算，工作記憶體 Ry 的內容值與直接數值(Direct data)D 作邏輯 AND 運算後存入原來之工作記憶體 Ry 及累加器(AC)裡。

指 令	功 能
EORI Ry,D	AC \leftarrow [Ry] \oplus D

<說明>

二進位運算，工作記憶體 Ry 的內容值與直接數值(Direct data)D 作邏輯互斥或(Exclusive OR)運算後存入累加器(AC)裡。

指 令	功 能
EORI* Ry,D	AC,[Ry] \leftarrow [Ry] \oplus D

<說明>

二進位運算，工作記憶體 Ry 的內容值與直接數值(Direct data)D 作邏輯互斥或(Exclusive OR)運算後存入原來工作記憶體 Ry 及累加器(AC)裡。

指 令	功 能
ORI Ry,D	AC \leftarrow [Ry] D

<說明>

二進位運算，工作記憶體 Ry 的內容值與直接數值(Direct data)D 作邏輯 OR 運算後存入累加器(AC)裡。

指 令	功 能
ORI* Ry,D	AC,[Ry] \leftarrow [Ry] D

<說明>

二進位運算，工作記憶體 Ry 的內容值與直接數值(Direct data)D 作邏輯 OR 運算後存入原來工作記憶體 Ry 及累加器(AC)裡。

4-4 載入(Load)/儲存(Store)指令

指 令	功 能
STA Rx	[Rx] \leftarrow AC

<說明>

將累加器(AC)的內容值儲存到記憶體 Rx 裡。

指 令	功 能
STA @HL	$[@HL] \leftarrow AC$

<說明>

將累加器(AC)的內容值儲存到索引暫存器@HL 所指的記憶體裡。

指 令	功 能
STA# @HL	$[@HL] \leftarrow AC, HL=HL+1$

<說明>

將累加器(AC)的內容值儲存到索引暫存器@HL 所指的記憶體裡，之後 HL 自動加 1。

指 令	功 能
LDS Rx,D	$AC,[Rx] \leftarrow D$

<說明>

將直接數值(Direct data)D 載入記憶體 Rx 及累加器(AC)裡。

指 令	功 能
LDA Rx	$AC \leftarrow [Rx]$

<說明>

將記憶體 Rx 的內容值載入累加器(AC)裡。

指 令	功 能
LDA @HL	$AC \leftarrow [@HL]$

<說明>

將索引暫存器@HL 所指的記憶體的內容值載入累加器(AC)裡。

指 令	功 能
LDA# @HL	$AC \leftarrow [@HL], HL=HL+1$

<說明>

將索引暫存器@HL 所指的記憶體的內容值載入累加器(AC)裡，之後 HL 自動加 1。

指 令	功 能
LDH Rx,@HL	$AC,[Rx] \leftarrow [@HL]$ 最高的 4 個位元

<說明>

將索引暫存器@HL 所指的記憶體的內容值中最高的 4 個位元(High nibble)載入記憶體 Rx 及累加器(AC)裡。

指 令	功 能
LDH* Rx,@HL	AC,[Rx] ← [@HL]最高的 4 個位元

<說明>

將索引暫存器@HL 所指的記憶體的內容值中最高的 4 個位元(High nibble)載入記憶體 Rx 及累加器(AC)裡。之後@HL 所指的位址自動加 1。

指 令	功 能
LDL Rx,@HL	AC,[Rx] ← [@HL]最低的 4 個位元

<說明>

將索引暫存器@HL 所指的記憶體的內容值中最低的 4 個位元(Low nibble)載入記憶體 Rx 及累加器(AC)裡。

指 令	功 能
LDL* Rx,@HL	AC,[Rx] ← [@HL]最低的 4 個位元

<說明>

將索引暫存器@HL 所指的記憶體的內容值中最低的 4 個位元(High nibble)載入記憶體 Rx 及累加器(AC)裡。之後@HL 所指的位址自動加 1。

指 令	功 能
MRF1 Rx	AC,[Rx] ← RFC[3~0]

<說明>

將 RFC 16 位元計數器的最低 4 位元資料(Low nibble data)載入記憶體 Rx 及累加器(AC)裡。

指 令	功 能
MRF2 Rx	AC,[Rx] ← RFC[7~4]

<說明>

將 RFC 16 位元計數器的第二低 4 位元資料(2nd low nibble data)載入記憶體 Rx 及累加器(AC)裡。

指 令	功 能
MRF3 Rx	AC,[Rx] ← RFC[11~8]

<說明>

將 RFC 16 位元計數器的第三低 4 位元資料(3rd low nibble data)載入記憶體 Rx 及累加器(AC)裡。

指 令	功 能
MRF4 Rx	AC,[Rx] \leftarrow RFC[15~12]

<說明>

將 RFC 16 位元計數器的最高 4 位元資料(high nibble data)載入記憶體 Rx 及累加器(AC)裡。

4-5 CPU 控制指令(CPU Control Instructions)

指 令	功 能
NOP	無運算

<說明>

無任何運算。

指 令	功 能
HALT	CPU 進入中止狀態

<說明>

CPU 進入中止狀態，在雙時鐘工作模式下，只剩下低速時鐘在工作，能夠解除中止狀態(Halt release)有以下三種情況：

1. 中斷產生
2. IOC 埠產生信號變化
3. 符合 SHE 指令所設定的解除中止狀態的條件

指 令	功 能
STOP	CPU 進入停止狀態

<說明>

CPU 進入中止狀態，在雙時鐘工作模式下，兩個時鐘均停止不動，能夠解除停止狀態(STOP release)有以下三種情況：

- 1.KI1~4 中任何一支腳在掃描的周期裡產生信號變化
- 2.INT 腳有信號變化
- 3.IOC 埠的任何一支腳產生 Hi 的信號

指 令	功 能
SCA X	由直接數值 X 所設定的值可解除中止狀態(Halt release)

<說明>

當 X4=1 時表示 IOC 埠的信號改變可解除中止狀態(Halt release)，當 X3=1 時表示 IOD 埠的信號改變可解除中止狀態(Halt release)。X7~X5,X2~X0 保留沒用。

指 令	功 能
SIE* X	設定(Set)/重置(Reset)中斷致能旗號(Interrupt Enable Flag)

<說明>

X0=1	啓動 IOC 或 IOD 埠的信號改變會產生中斷
X1=1	啓動 TMR1 underflow 發生時會產生中斷
X2=1	啓動 INT 的信號改變會產生中斷
X3=1	啓動預除器(Pre-divider)溢位(overflow)發生時會產生中斷
X4=1	啓動 TMR2 underflow 發生時會產生中斷
X5=1	啓動按鍵掃描期間按鍵被按時會產生中斷
X6=1	啓動 RFC 16 位元計數器溢位(overflow)發生時會產生中斷

<註> X7 保留沒用

指 令	功 能
SHE X	設定(Set)/重置(Reset)中止解除旗號(Halt Release Flag)

<說明>

X1=1	啓動 TMR1 underflow 發生時可解除中止狀態
X2=1	啓動 INT 的信號改變可解除中止狀態
X3=1	啓動預除器(Pre-divider)溢位(overflow)發生時可解除中止狀態
X4=1	啓動 TMR2 underflow 發生時可解除中止狀態
X5=1	啓動按鍵掃描期間按鍵被按時可解除中止狀態
X6=1	啓動 RFC 16 位元計數器溢位(overflow)發生時可解除中止狀態

<註> X7 保留沒用

指 令	功 能
SRE X	設定(Set)/重置(Reset)停止解除旗號(Stop Release Flag)

<說明>

X3=1	啓動 IOD 埠的信號改變可解除停止狀態
X4=1	啓動 IOC 埠的信號改變可解除停止狀態
X5=1	啓動 INT 的信號改變可解除停止狀態
X7=1	啓動按鍵掃描期間按鍵被按時可解除停止狀態

<註> X6, X2~X0 保留沒用

指 令	功 能
FAST	雙時鐘模式下，切換系統時鐘至高速時鐘模式

<說明>

以 TM8706 來說是將時鐘切換至高速的內建 RC 振盪器，外接的 R 振盪器或外接之 3.58MHz 陶瓷振盪器(Resonator)。

指令	功能
SLOW	雙時鐘模式下，切換系統時鐘至低速時鐘模式

<說明>

以 TM8706 來說是將時鐘切換至低速的外接 XIN/XOUT 振盪器。

指令	功能
MSB Rx	AC,[Rx] ← SCF1,SCF2,SCF3,BCF

<說明>

將 SCF1，SCF2，SCF3 及 BCF 旗號載入記憶體 Rx 及累加器(AC)以便判別中止解除的原因及 Backup 模式的狀態。相對應的位元意義如下：

Bit 3	Bit 2	Bit 1	Bit 0
Start condition flag 3 (SCF3)	Start condition flag 2 (SCF2)	Start condition flag 1 (SCF1)	Backup flag (BCF)
中止解除是因 IOD port 信號變化	中止解除是因 SCF4,5,6,7,8,9	中止解除是因 IOC port 信號變化	Backup 的狀態

指令	功能
MSC Rx	AC,[Rx] ← SCF4~SCF7

<說明>

將 SCF4 到 SCF7 旗號載入記憶體 Rx 及累加器(AC)以便判別中止解除的原因。相對應的位元意義如下：

Bit 3	Bit 2	Bit 1	Bit 0
Start condition flag 7 (SCF7)		Start condition flag 5 (SCF5)	Start condition flag 4 (SCF4)
中止解除是因預除器 (Pre-divider) overflow 而產生	第 15 階預除器的輸出內容	中止解除是因 TMR1 underflow 而產生	中止解除是因 INT 腳信號變化而產生

指令	功能
MCX Rx	AC,[Rx] ← SCF6,SCF8,SCF9

<說明>

將 SCF6，SCF8 及 SCF9 旗號載入記憶體 Rx 及累加器(AC)以便判別中止解除的原因。相對應的位元意義如下：

Bit 3	Bit 2	Bit 1	Bit 0
Start condition flag 9 (SCF9)	沒使用	Start condition flag 6 (SCF6)	Start condition flag 8 (SCF8)
中止解除是因 RFC 16 位元計數器 overflow 而產生	沒使用	中止解除是因 TMR2 underflow 而產生	中止解除是因按鍵掃描 期間按鍵被按或是一個 掃描周期結束而產生

指令	功能
MSD Rx	AC,[Rx] ← WDF,CSF,RFOVF

<說明>

將 WDF，CSF 及 RFOVF 旗號載入記憶體 Rx 及累加器(AC)。相對應的位元意義如下：

Bit 3	Bit 2	Bit 1	Bit 0
沒使用	RFVOF	WDF	CSF
沒使用	RFC 16 位元計數 器 overflow 旗號	啓動看門狗時間旗號 (Watchdog timer enable flag)	選擇系統時鐘旗號 (System select flag)

4-6 索引位址指令(Index Address Instructions)

指令	功能
MVU Rx	[@U] ← [Rx]

<說明>

將記憶體 Rx 的內容載入索引暫存器@HL 最高的 4 位元暫存器@U。

指令	功能
MVH Rx	[@H] ← [Rx]

<說明>

將記憶體 Rx 的內容載入索引暫存器@HL 中間的 4 位元暫存器@H。

指 令	功 能
MVL Rx	$[@L] \leftarrow [Rx]$

<說明>

將記憶體 Rx 的內容載入索引暫存器@HL 最低的 4 位元暫存器@L。

4-7 十進制算術運算指令(Decimal Arithmetic Instructions)

指 令	功 能
DAA	$AC \leftarrow BCD[AC]$

<說明>

將累加器 AC 的內容值轉換成爲十進位並且重新存入累加器 AC 中，運算結果會影響溢位旗號(Carry flag, CF)。當這個指令被執行時，累加器 AC 必須是任何相加指令運算後的結果，如此才能配合溢位旗號(Carry flag, CF)作正確的轉換。

指 令	功 能
DAA* Rx	$AC, [Rx] \leftarrow BCD[AC]$

<說明>

將累加器 AC 的內容值轉換成爲十進位並且重新存入累加器 AC 和記憶體 Rx 中，運算結果會影響溢位旗號(Carry flag, CF)。當這個指令被執行時，累加器 AC 必須是任何相加指令運算後的結果，如此才能配合溢位旗號(Carry flag, CF)作正確的轉換。

指 令	功 能
DAA* @HL	$AC, [@HL] \leftarrow BCD[AC]$

<說明>

將累加器 AC 的內容值轉換成爲十進位並且重新存入累加器 AC 和索引暫存器@HL 所指的記憶體中，運算結果會影響溢位旗號(Carry flag, CF)。當這個指令被執行時，累加器 AC 必須是任何相加指令運算後的結果，如此才能配合溢位旗號(Carry flag, CF)作正確的轉換。

指 令	功 能
DAA*# @HL	$AC, [@HL] \leftarrow BCD[AC], HL=HL+1$

<說明>

將累加器 AC 的內容值轉換成爲十進位並且重新存入累加器 AC 和索引暫存器@HL 所指的記憶體中，之後 HL 會自動加 1，運算結果會影響溢位旗號(Carry flag, CF)。當這個指令被執行時，累加器 AC 必須是任何相加指令運算後的結果，如此才能配合溢位旗號(Carry flag, CF)作正確的轉換。

指 令	功 能
DAS	AC ← BCD[AC]

<說明>

將累加器 AC 的內容值轉換成爲十進位並且重新存入累加器 AC 中，運算結果會影響溢位旗號(Carry flag, CF)。當這個指令被執行時，累加器 AC 必須是任何相減指令運算後的結果，如此才能配合溢位旗號(Carry flag, CF)作正確的轉換。

指 令	功 能
DAS* Rx	AC, [Rx] ← BCD[AC]

<說明>

將累加器 AC 的內容值轉換成爲十進位並且重新存入累加器 AC 和記憶體 Rx 中，運算結果會影響溢位旗號(Carry flag, CF)。當這個指令被執行時，累加器 AC 必須是任何相減指令運算後的結果，如此才能配合溢位旗號(Carry flag, CF)作正確的轉換。

指 令	功 能
DAS*# @HL	AC, [@HL] ← BCD[AC], HL=HL+1

<說明>

將累加器 AC 的內容值轉換成爲十進位並且重新存入累加器 AC 和索引暫存器@HL 所指的記憶體中，之後 HL 會自動加 1，運算結果會影響溢位旗號(Carry flag, CF)。當這個指令被執行時，累加器 AC 必須是任何相減指令運算後的結果，如此才能配合溢位旗號(Carry flag, CF)作正確的轉換。

4-8 跳躍指令(Jump Instructions)

指 令	功 能
JB0 X	當 AC bit0=1 時，程式會跳至 X

<說明>

當 AC bit0=1 時，程式會跳至 X，如果 bit0=0 時，程式會繼續往下執行。X 的範圍從 000h~7FFh 或 800h~FFFh 視此指令當時所在的位置而定。

指 令	功 能
JB1 X	當 AC bit1=1 時，程式會跳至 X

<說明>

當 AC bit1=1 時，程式會跳至 X，如果 bit1=0 時，程式會繼續往下執行。X 的範圍從 000h~7FFh 或 800h~FFFh 視此指令當時所在的位置而定。

指 令	功 能
JB2 X	當 AC bit2=1 時，程式會跳至 X

<說明>

當 AC bit2=1 時，程式會跳至 X，如果 bit2=0 時，程式會繼續往下執行。X 的範圍從 000h~7FFh 或 800h~FFFh 視此指令當時所在的位置而定。

指 令	功 能
JB3 X	當 AC bit3=1 時，程式會跳至 X

<說明>

當 AC bit3=1 時，程式會跳至 X，如果 bit3=0 時，程式會繼續往下執行。X 的範圍從 000h~7FFh 或 800h~FFFh 視此指令當時所在的位置而定。

指 令	功 能
JNZ X	當 AC !=0 時，程式會跳至 X

<說明>

當 AC 不等於 0 時，程式會跳至 X，如果 AC=0 時，程式會繼續往下執行。X 的範圍從 000h~7FFh 或 800h~FFFh 視此指令當時所在的位置而定。

指 令	功 能
JZ X	當 AC=0 時，程式會跳至 X

<說明>

當 AC 等於 0 時，程式會跳至 X，如果 AC 不等於 0 時，程式會繼續往下執行。X 的範圍從 000h~7FFh 或 800h~FFFh 視此指令當時所在的位置而定。

指 令	功 能
JNC X	當 CF=0 時，程式會跳至 X

<說明>

當 CF 等於 0 時，程式會跳至 X，如果 CF=1 時，程式會繼續往下執行。X 的範圍從 000h~7FFh 或 800h~FFFh 視此指令當時所在的位置而定。

指 令	功 能
JC X	當 CF=1 時，程式會跳至 X

<說明>

當 CF 等於 1 時，程式會跳至 X，如果 CF=0 時，程式會繼續往下執行。X 的範圍從 000h~7FFh 或 800h~FFFh 視此指令當時所在的位置而定。

指 令	功 能
JMP P,X	程式無條件跳至 X

<說明>

程式無條件跳至 X。當 P=0 時 X 的範圍從 000h~7FFh，當 P=1 時 X 的範圍從 800h~FFFh。

指 令	功 能
CALL P,X	STACK \leftarrow (PC)+1

<說明>

呼叫副程式(Subroutine)，程式直接跳至 X 執行且會將原來之程式計數器(Program counter, PC)存入堆疊器(Stack)中。當 P=0 時 X 的範圍從 000h ~ 7FFh，當 P=1 時 X 的範圍從 800h ~ FFFFh。

指 令	功 能
RTS	PC \leftarrow (STACK)

<說明>

從副程式(Subroutine)中返回，程式計數器(Program counter, PC)從堆疊器(Stack)中回存。

4-9 其他的指令(Miscellaneous Instructions)

指 令	功 能
SCC X	設定頻率產生器(Frequency generator)及 IOC 消除抖動(Chattering cancel)的時鐘來源(Clock source)。

<說明>

相對應的位元定義如下：

X4=1:選的是 IOC port

X3=1:選的是 IOD port

位元	時鐘來源(Clock source)	位元	時鐘來源(Clock source)
X6=1	設頻率產生器的時鐘來源(Clock source)為系統時鐘 BCLK	X6=0	設頻率產生器的時鐘來源(Clock source)為系統時鐘為 ϕ_0
(X2,X1,X0)=001	設消除抖動(Chattering cancel)的時鐘為 ϕ_{10}	(X2,X1,X0)=010	設消除抖動(Chattering cancel)的時鐘為 ϕ_8
(X2,X1,X0)=100	設消除抖動(Chattering cancel)的時鐘為 ϕ_6		

<註>X7,X5 沒使用

指 令	功 能
FRQ D,Rx	頻率產生器(Frequency generator) \leftarrow D, [Rx], AC

<說明>

將累加器 AC 和記憶體 Rx 的內容值合併成 8 位元的數值來設頻率產生器(Frequency generator) 的起始值，D 則是設定頻率產生器的 Duty 值。

指 令	Bit7	Bit6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
FRQ D,Rx	AC3	AC2	AC1	AC0	Rx3	Rx2	Rx1	Rx0

D 數值		Duty 周期
D1	D0	
0	0	1/4 duty
0	1	1/3 duty
1	0	1/2 duty
1	1	1/1 duty

指 令	功 能
FRQ D,@HL	頻率產生器(Frequency generator) \leftarrow D, [@HL]

<說明>

將索引暫存器@HL 所指的表格 ROM(Table ROM)的 8 位元數值來設頻率產生器(Frequency generator) 的起始值，D 則是設定頻率產生器的 Duty 值。

指 令	Bit7	Bit6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
FRQ D,@HL	TD7	TD6	TD5	TD4	TD3	TD2	TD1	TD0

<註> TD0 ~ TD7 表示索引暫存器@HL 所指的表格 ROM(Table ROM)的 8 位元內容值

D 數值		Duty 周期
D1	D0	
0	0	1/4 duty
0	1	1/3 duty
1	0	1/2 duty
1	1	1/1 duty

指 令	功 能
FRQX D, X	頻率產生器(Frequency generator) \leftarrow D, X

<說明>

將 8 位元的直接數值(Direct data)X 來設頻率產生器(Frequency generator) 的起始值，D 則是設定頻率產生器的 Duty 值。

指令	Bit7	Bit6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
FRQX D, X	X7	X6	X5	X4	X3	X2	X1	X0

<註> X0 ~ X7 表示直接數值(Direct data)

D 數值		Duty 周期
D1	D0	
0	0	1/4 duty
0	1	1/3 duty
1	0	1/2 duty
1	1	1/1 duty

指令	功能
TMS Rx	選擇 TMR1 時鐘來源(Clock source)及預設 TMR1 數值

<說明>

將累加器 AC 和記憶體 Rx 的內容值合併成 8 位元的數值來設定 TMR1 時鐘來源(Clock source)及預設 TMR1 數值。

	時鐘來源		TMR1 數值					
TMS Rx	AC3	AC2	AC1	AC0	Rx3	Rx2	Rx1	Rx0

時鐘來源選擇

AC3	AC2	時鐘來源
0	0	φ9
0	1	φ3
1	0	φ15
1	1	FREQ

指令	功能
TMS @HL	選擇 TMR1 時鐘來源(Clock source)及預設 TMR1 數值

<說明>

將索引暫存器@HL 所指的表格 ROM(Table ROM)的 8 位元的數值來設定 TMR1 時鐘來源(Clock source)及預設 TMR1 數值。

	時鐘來源		TMR1 數值					
TMS @HL	TD7	TD6	TD5	TD4	TD3	TD2	TD1	TD0

時鐘來源選擇

TD7	TD6	時鐘來源
0	0	$\phi 9$
0	1	$\phi 3$
1	0	$\phi 15$
1	1	FREQ

指 令	功 能
TMSX X	選擇 TMR1 時鐘來源(Clock source)及預設 TMR1 數值

<說明>

用 9 位元的直接數值(Direct data)X 來設定 TMR1 時鐘來源(Clock source)及預設 TMR1 數值，其中 X8~6 是選擇時鐘來源，X5~0 則是設 Timer 的數值。

TMSX X	時鐘來源			TMR1 數值							
	X8	X7	X6	X5	X4	X3	X2	X1	X0		

時鐘來源選擇

X8	X7	X6	時鐘來源
0	0	0	$\phi 9$
0	0	1	$\phi 3$
0	1	0	$\phi 15$
0	1	1	FREQ
1	0	0	$\phi 5$
1	0	1	$\phi 7$
1	1	0	$\phi 11$
1	1	1	$\phi 13$

指 令	功 能
TM2 Rx	選擇 TMR2 時鐘來源(Clock source)及預設 TMR2 數值

<說明>

將累加器 AC 和記憶體 Rx 的內容值合併成 8 位元的數值來設定 TMR2 時鐘來源(Clock source)及預設 TMR2 數值。

TMS Rx	時鐘來源			TMR2 數值							
	AC3	AC2	AC1	AC0	Rx3	Rx2	Rx1	Rx0			

時鐘來源選擇

AC3	AC2	時鐘來源
0	0	ϕ_9
0	1	ϕ_3
1	0	ϕ_{15}
1	1	FREQ

指令	功能
TM2 @HL	選擇 TMR2 時鐘來源(Clock source)及預設 TMR2 數值

<說明>

將索引暫存器@HL 所指的表格 ROM(Table ROM)的 8 位元的數值來設定 TMR2 時鐘來源(Clock source)及預設 TMR2 數值。

	時鐘來源		TMR2 數值						
TM2 @HL	TD7	TD6	TD5	TD4	TD3	TD2	TD1	TD0	

時鐘來源選擇

TD7	TD6	時鐘來源
0	0	ϕ_9
0	1	ϕ_3
1	0	ϕ_{15}
1	1	FREQ

指令	功能
TM2X X	選擇 TMR2 時鐘來源(Clock source)及預設 TMR2 數值

<說明>

用 9 位元的直接數值(Direct data)X 來設定 TMR2 時鐘來源(Clock source)及預設 TMR2 數值。

	時鐘來源		TMR2 數值						
TM2X X	X8	X7	X6	X5	X4	X3	X2	X1	X0

時鐘來源選擇

X8	X7	X6	時鐘來源
0	0	0	$\phi 9$
0	0	1	$\phi 3$
0	1	0	$\phi 15$
0	1	1	FREQ
1	0	0	$\phi 5$
1	0	1	$\phi 7$
1	1	0	$\phi 11$
1	1	1	$\phi 13$

指令	功能
SF X	設旗號

<說明>

用 8 位元的直接數值(Direct data)X 來設定旗號。

X0 : "1" 設溢位旗號(Carry flag, CF)為 1

X1 : "1" 設 Back up flag(BCF)為 1 且進入 Back up 模式

X2 : "1" 啓動冷光(EL light)驅動器輸出

X3 : "1" 當 X2=1 且 X3 設為 1 時會啓動冷光(EL light)驅動器且解除中止的需求(Halt release request)會輸出，然後進入中止狀態(Halt mode)

X4 : "1" 起始(Initial)並啓動(Enable)看門狗時鐘(Watch dog timer).

X6,5 保留沒使用

X7 : "1" 啓動 TMR1 重新載入(Re-load)功能

指令	功能
RF X	清除旗號

<說明>

用 8 位元的直接數值(Direct data)X 來清除旗號。

X0 : "1" 設溢位旗號(Carry flag, CF)為 0

X1 : "1" 設 Back up flag(BCF)為 0 並且跳出 Back up 模式

X2 : "1" 關閉冷光(EL light)驅動器輸出

X3 : 保留沒使用

X4 : "1" 關掉看門狗時鐘(Watch dog timer).

X6,5 保留沒使用

X7 : "1" 關掉 TMR1 重新載入(Re-load)功能

指令	功能
SF2 X	設旗號

<說明>

用 8 位元的直接數值(Direct data)X 來設定旗號。

- X0 : "1" 啓動 TMR2 重新載入(Re-load)功能
- X1 : "1" 設 DED 旗號
- X2 : "1" 關掉 LCD segment 輸出
- X3 : "1" 啓動中斷腳(INT)下拉電阻(Pull low resistor)
- X7~4 保留沒使用

指令	功能
RF2 X	設旗號

<說明>

用 8 位元的直接數值(Direct data)X 來設定旗號。

- X0 : "1" 關掉 TMR2 重新載入(Re-load)功能
- X1 : "1" 清除 DED 旗號
- X2 : "1" 啓動 LCD segment 輸出
- X3 : "1" 關掉中斷腳(INT)下拉電阻(Pull low resistor)
- X7~4 保留沒使用

指令	功能
PLC X	脈波控制(Pulse Control)

<說明>

用 9 位元的直接數值(Direct data)X 來控制。

- X0 : "1" 清除中止解除需求旗號 0(HRF0)—IOC,IOD port 信號變化
- X1 : "1" 清除中止解除需求旗號 1(HRF1)且停止 TMR1--TMR1
underflow
- X2 : "1" 清除中止解除需求旗號 2(HRF2)—INT 腳信號變化
- X3 : "1" 清除中止解除需求旗號 3(HRF3)—預除器 overflow
- X4 : "1" 清除中止解除需求旗號 4(HRF4)且停止 TMR2—TMR2
underflow
- X5: "1" 清除中止解除需求旗號 5(HRF5)—K1~4 被按或每周期產生
- X6: "1" 清除中止解除需求旗號 6(HRF6)—RFC 計數器 overflow
- X7: 保留沒使用
- X8: "1" 清除預除器(Pre-divider)的最後第 5 位元，當執行此指令
時 X3 必須為 1

附錄 TM8706 指令總表

Instruction		Machine Code	Function		Flag/Remark
NOP		0000 0000 0000 0000	No Operation		
LCT	Lz,Ry	0000 001Z ZZZZ ZYYY	Lz	← (7SEG ← Ry)	Ry=70H~77H
LCB	Lz,Ry	0000 010Z ZZZZ ZYYY	Lz	← (7SEG ← Ry)	Blank Zero
LCP	Lz,Ry	0000 011Z ZZZZ ZYYY	Lz	← Ry & AC	
LCD	Lz,@HL	0000 100Z ZZZZ Z000	Lz	← T@HL	
LCT	Lz,@HL	0000 100Z ZZZZ Z001	Lz	← (7SEG ← @HL)	
LCB	Lz,@HL	0000 100Z ZZZZ Z010	Lz	← (7SEG ← @HL)	Blank Zero
LCP	Lz,@HL	0000 100Z ZZZZ Z011	Lz	← @HL & AC	
LCDX	D	0000 100D D000 0100	Multi-Lz	← T@HL	
			D=00	: Multi-Lz=00H~0FH	
			D=01	: Multi-Lz=10H~1FH	
			D=10	: Multi-Lz=20H~2FH	
			D=11	: Multi-Lz=30H~3FH	
LCTX	D	0000 100D D000 0101	Multi-Lz	← (7SEG ← @HL)	
LCBX	D	0000 100D D000 0110	Multi-Lz	← (7SEG ← @HL)	Blank Zero
LCPX	D	0000 100D D000 0111	Multi-Lz	← @HL & AC	
OPA	Rx	0000 1010 OXXX XXXX	Port(A)	← Rx	
OPAS	Rx,D	0000 1011 DXXX XXXX	A1,2,3,4	← Rx0,Rx1,D,Pulse	
OPB	Rx	0000 1100 OXXX XXXX	Port(B)	← Rx	
OPC	Rx	0000 1101 OXXX XXXX	Port(C)	← Rx	
OPD	Rx	0000 1110 OXXX XXXX	Port(C)	← Rx	
FRQ	D,Rx	0001 00DD OXXX XXXX	FREQ	← Rx & AC	
			D=00	: 1/4 Duty	
			D=01	: 1/3 Duty	
			D=10	: 1/2 Duty	
			D=11	: 1/1 Duty	
FRQ	D,@HL	0001 01DD 0000 0000	FREQ	← T@HL	
FRQX	D,X	0001 10DD XXXX XXXX	FREQ	← X	
MVL	Rx	0001 1100 OXXX XXXX	IDBF0~3	← Rx	
MVH	Rx	0001 1101 OXXX XXXX	IDBF4~7	← Rx	
MVU	Rx	0001 1110 OXXX XXXX	IDBF8~11	← Rx	
ADC	Rx	0010 0000 OXXX XXXX	AC	← Rx + AC + CF	CF
ADC	@HL	0010 0000 1000 0000	AC	← @HL + AC + CF	CF
ADC#	@HL	0010 0000 1100 0000	AC HL	← @HL + AC + CF ← HL+1	CF
ADC*	Rx	0010 0001 OXXX XXXX	AC,Rx	← Rx + AC + CF	CF
ADC*	@HL	0010 0001 1000 0000	AC,@HL	← @HL + AC + CF	CF
ADC*#	@HL	0010 0001 1100 0000	AC,@HL HL	← @HL + AC + CF ← HL+1	CF

SBC	Rx	0010 0010 OXXX XXXX	AC	$\leftarrow Rx + ACB + CF$	CF
SBC	@HL	0010 0010 1000 0000	AC	$\leftarrow @HL + ACB + CF$	CF
SBC#	@HL	0010 0010 1100 0000	AC HL	$\leftarrow @HL + ACB + CF$ $\leftarrow HL+1$	CF
SBC*	Rx	0010 0011 OXXX XXXX	AC,Rx	$\leftarrow Rx + ACB + CF$	CF
SBC*	@HL	0010 0011 1000 0000	AC,@HL	$\leftarrow @HL + ACB + CF$	CF
SBC*#	@HL	0010 0011 1100 0000	AC,@HL HL	$\leftarrow @HL + ACB + CF$ $\leftarrow HL+1$	CF
ADD	Rx	0010 0100 OXXX XXXX	AC	$\leftarrow Rx + AC$	CF
ADD	@HL	0010 0100 1000 0000	AC	$\leftarrow @HL + AC$	CF
ADD#	@HL	0010 0100 1100 0000	AC HL	$\leftarrow @HL + AC$ $\leftarrow HL+1$	CF
ADD*	Rx	0010 0101 OXXX XXXX	AC,Rx	$\leftarrow Rx + AC$	CF
ADD*	@HL	0010 0101 1000 0000	AC,@HL	$\leftarrow @HL + AC$	CF
ADD*#	@HL	0010 0101 1100 0000	AC,@HL HL	$\leftarrow @HL + AC$ $\leftarrow HL+1$	CF
SUB	Rx	0010 0110 OXXX XXXX	AC	$\leftarrow Rx + ACB + 1$	CF
SUB	@HL	0010 0110 1000 0000	AC	$\leftarrow @HL + ACB + 1$	CF
SUB#	@HL	0010 0110 1100 0000	AC HL	$\leftarrow @HL + ACB + 1$ $\leftarrow HL+1$	CF
SUB*	Rx	0010 0111 OXXX XXXX	AC,Rx	$\leftarrow Rx + ACB + 1$	CF
SUB*	@HL	0010 0111 1000 0000	AC,@HL	$\leftarrow @HL + ACB + 1$	CF
SUB*#	@HL	0010 0111 1100 0000	AC,@HL HL	$\leftarrow @HL + ACB + 1$ $\leftarrow HL+1$	CF
ADN	Rx	0010 1000 OXXX XXXX	AC	$\leftarrow Rx + AC$	
ADN	@HL	0010 1000 1000 0000	AC	$\leftarrow @HL + AC$	
ADN#	@HL	0010 1000 1100 0000	AC HL	$\leftarrow @HL + AC$ $\leftarrow HL+1$	
ADN*	Rx	0010 1001 OXXX XXXX	AC,Rx	$\leftarrow Rx + AC$	
ADN*	@HL	0010 1001 1000 0000	AC,@HL	$\leftarrow @HL + AC$	
ADN*#	@HL	0010 1001 1100 0000	AC,@HL HL	$\leftarrow @HL + AC$ $\leftarrow HL+1$	
AND	Rx	0010 1010 OXXX XXXX	AC	$\leftarrow Rx AND AC$	
AND	@HL	0010 1010 1000 0000	AC	$\leftarrow @HL AND AC$	
AND#	@HL	0010 1010 1100 0000	AC HL	$\leftarrow @HL AND AC$ $\leftarrow HL+1$	
AND*	Rx	0010 1011 OXXX XXXX	AC,Rx	$\leftarrow Rx AND AC$	
AND*	@HL	0010 1011 1000 0000	AC,@HL	$\leftarrow @HL AND AC$	
AND*#	@HL	0010 1011 1100 0000	AC,@HL HL	$\leftarrow @HL AND AC$ $\leftarrow HL+1$	
EOR	Rx	0010 1100 OXXX XXXX	AC	$\leftarrow Rx EOR AC$	

EOR	@HL	0010 1100 1000 0000	AC	← @HL EOR AC	
EOR#	@HL	0010 1100 1100 0000	AC HL	← @HL EOR AC ← HL+1	
EOR*	Rx	0010 1101 0XXX XXXX	AC,Rx	← Rx EOR AC	
EOR*	@HL	0010 1101 1000 0000	AC,@HL	← @HL EOR AC	
EOR*#	@HL	0010 1101 1100 0000	AC,@HL HL	← @HL EOR AC ← HL+1	
OR	Rx	0010 1110 0XXX XXXX	AC	← Rx OR AC	
OR	@HL	0010 1110 1000 0000	AC	← @HL OR AC	
OR#	@HL	0010 1110 1100 0000	AC HL	← @HL OR AC ← HL+1	
OR*	Rx	0010 1111 0XXX XXXX	AC,Rx	← Rx OR AC	
OR*	@HL	0010 1111 1000 0000	AC,@HL	← @HL OR AC	
OR*#	@HL	0010 1111 1100 0000	AC,@HL HL	← @HL OR AC ← HL+1	
ADCI	Ry,D	0011 0000 DDDD YYYY	AC	← Ry + D + CF	CF
ADCI*	Ry,D	0011 0001 DDDD YYYY	AC,Ry	← Ry + D + CF	CF
SBCI	Ry,D	0011 0010 DDDD YYYY	AC	← Ry + DB + CF	CF
SBCI*	Ry,D	0011 0011 DDDD YYYY	AC,Ry	← Ry + DB + CF	CF
ADDI	Ry,D	0011 0100 DDDD YYYY	AC	← Ry + D	CF
ADDI*	Ry,D	0011 0101 DDDD YYYY	AC,Ry	← Ry + D	CF
SUBI	Ry,D	0011 0110 DDDD YYYY	AC	← Ry + DB + 1	CF
SUBI*	Ry,D	0011 0111 DDDD YYYY	AC,Ry	← Ry + DB + 1	CF
ADNI	Ry,D	0011 1000 DDDD YYYY	AC	← Ry + D	
ADNI*	Ry,D	0011 1001 DDDD YYYY	AC,Ry	← Ry + D	
ANDI	Ry,D	0011 1010 DDDD YYYY	AC	← Ry AND D	
ANDI*	Ry,D	0011 1011 DDDD YYYY	AC,Ry	← Ry AND D	
EORI	Ry,D	0011 1100 DDDD YYYY	AC	← Ry EOR D	
EORI*	Ry,D	0011 1101 DDDD YYYY	AC,Ry	← Ry EOR D	
ORI	Ry,D	0011 1110 DDDD YYYY	AC	← Ry OR D	
ORI*	Ry,D	0011 1111 DDDD YYYY	AC,Ry	← Ry OR D	
INC*	Rx	0100 0000 0XXX XXXX	AC,Rx	← Rx + 1	
INC*	@HL	0100 0000 1000 0000	AC,@HL	← @HL + 1	
INC*#	@HL	0100 0000 1100 0000	AC,@HL HL	← @HL + 1 ← HL+1	
DEC*	Rx	0100 0001 0XXX XXXX	AC,Rx	← Rx - 1	
DEC*	@HL	0100 0001 1000 0000	AC,@HL	← @HL - 1	
DEC*#	@HL	0100 0001 1100 0000	AC,@HL HL	← @HL - 1 ← HL+1	
IPA	Rx	0100 0010 0XXX XXXX	AC,Rx	← Port(A)	
IPB	Rx	0100 0100 0XXX XXXX	AC,Rx	← Port(B)	

IPC	Rx	0100 0111 OXXX XXXX	AC,Rx	← Port(C)	
IPD	Rx	0100 1000 OXXX XXXX	AC,Rx	← Port(D)	
MAF	Rx	0100 1010 OXXX XXXX	AC,Rx	← STS1	B3 : CF B2 : ZERO B1 : (No use) B0 : (No use)
MSB	Rx	0100 1011 OXXX XXXX	AC,Rx	← STS2	B3 : SCF3(DPT) B2 : SCF2(HRx) B1 : SCF1(CPT) B0 : BCF
MSC	Rx	0100 1100 OXXX XXXX	AC,Rx	← STS3	B3 : SCF7(PDV) B2 : PH15 B1 : SCF5(TM1) B0 : SCF4(INT)
MCX	Rx	0100 1101 OXXX XXXX	AC,Rx	← STS3X	B3 : SCF9(RFC) B2 : (No use) B1 : SCF6(TM2) B0 : SCF8(SKI)
MSD	Rx	0100 1110 OXXX XXXX	AC,Rx	← STS4	B3 : (No use) B2 : RFOVF B1 : WDF B0 : CSF
SR0	Rx	0101 0000 OXXX XXXX	ACn, Rxn AC3, Rx3	← Rx(n+1) ← 0	
SR1	Rx	0101 0001 OXXX XXXX	ACn, Rxn AC3, Rx3	← Rx(n+1) ← 1	
SL0	Rx	0101 0010 OXXX XXXX	ACn, Rxn AC0, Rx0	← Rx(n-1) ← 0	
SL1	Rx	0101 0011 OXXX XXXX	ACn, Rxn AC0, Rx0	← Rx(n-1) ← 1	
DAA		0101 0100 0000 0000	AC	← BCD(AC)	
DAA*	Rx	0101 0101 OXXX XXXX	AC,Rx	← BCD(AC)	
DAA*	@HL	0101 0101 1000 0000	AC,@HL	← BCD(AC)	
DAA*#	@HL	0101 0101 1100 0000	AC,@HL HL	← BCD(AC) ← HL+1	
DAS		0101 0110 0000 0000	AC	← BCD(AC)	
DAS*	Rx	0101 0111 OXXX XXXX	AC,Rx	← BCD(AC)	
DAS*	@HL	0101 0111 1000 0000	AC,@HL	← BCD(AC)	
DAS*#	@HL	0101 0111 1100 0000	AC,@HL HL	← BCD(AC) ← HL+1	
LDS	Rx,D	0101 1DDD DXXX XXXX	AC,Rx	← D	
LDH	Rx,@HL	0110 0000 OXXX XXXX	AC,Rx	← H(T@HL)	
LDH*	Rx,@HL	0110 0001 OXXX XXXX	AC,Rx HL	← H(T@HL) ← HL + 1	

LDL	Rx,@HL	0110 0010 OXXX XXXX	AC,Rx	$\leftarrow L(T@HL)$	
LDL*	Rx,@HL	0110 0011 OXXX XXXX	AC,Rx HL	$\leftarrow L(T@HL)$ $\leftarrow HL + 1$	
MRF1	Rx	0110 0100 OXXX XXXX	AC,Rx	$\leftarrow RFC3-0$	
MRF2	Rx	0110 0101 OXXX XXXX	AC,Rx	$\leftarrow RFC7-4$	
MRF3	Rx	0110 0110 OXXX XXXX	AC,Rx	$\leftarrow RFC11-8$	
MRF4	Rx	0110 0111 OXXX XXXX	AC,Rx	$\leftarrow RFC15-12$	
STA	Rx	0110 1000 OXXX XXXX	Rx	$\leftarrow AC$	
STA	@HL	0110 1000 1000 0000	@HL	$\leftarrow AC$	
STA#	@HL	0110 1000 1100 0000	@HL HL	$\leftarrow AC$ $\leftarrow HL+1$	
LDA	Rx	0110 1100 OXXX XXXX	AC	$\leftarrow Rx$	
LDA	@HL	0100 1100 1000 0000	AC	$\leftarrow @HL$	
LDA#	@HL	0100 1100 1100 0000	AC HL	$\leftarrow @HL$ $\leftarrow HL+1$	
MRA	Rx	0110 1101 OXXX XXXX	CF	$\leftarrow Rx3$	
MRW	@HL,Rx	0110 1110 OXXX XXXX	AC,@HL	$\leftarrow Rx$	
MRW#	@HL,Rx	0110 1110 1XXX XXXX	AC,@HL HL	$\leftarrow Rx$ $\leftarrow HL+1$	
MWR	Rx,@HL	0110 1111 OXXX XXXX	AC,Rx	$\leftarrow @HL$	
MWR#	Rx,@HL	0110 1111 1XXX XXXX	AC,Rx HL	$\leftarrow @HL$ $\leftarrow HL+1$	
MRW	Ry,Rx	0111 0YYY YXXX XXXX	AC,Ry	$\leftarrow Rx$	
MWR	Rx,Ry	0111 1YYY YXXX XXXX	AC,Rx	$\leftarrow Ry$	
JB0	X	1000 0XXX XXXX XXXX	PC	$\leftarrow X$	if AC0 = 1
JB1	X	1000 1XXX XXXX XXXX	PC	$\leftarrow X$	if AC1 = 1
JB2	X	1001 0XXX XXXX XXXX	PC	$\leftarrow X$	if AC2 = 1
JB3	X	1001 1XXX XXXX XXXX	PC	$\leftarrow X$	if AC3 = 1
JNZ	X	1010 0XXX XXXX XXXX	PC	$\leftarrow X$	if AC \neq 0
JNC	X	1010 1XXX XXXX XXXX	PC	$\leftarrow X$	if CF = 0
JZ	X	1011 0XXX XXXX XXXX	PC	$\leftarrow X$	if AC = 0
JC	X	1011 1XXX XXXX XXXX	PC	$\leftarrow X$	if CF = 1
CALL	P,X	1100 PXXX XXXX XXXX	STACK PC P=0 P=1	$\leftarrow PC + 1$ $\leftarrow X$: PC => 000h~7FFh : PC => 800h~FFFh	
JMP	P,X	1101 PXXX XXXX XXXX	PC P=0 P=1	$\leftarrow X$: PC => 000h~7FFh : PC => 800h~FFFh	

TMS	Rx	1110 0000 OXXX XXXX	AC3,2 = 11 AC3,2 = 10 AC3,2 = 01 AC3,2 = 00 AC1,0,PB3 ~0	: Ctm = FREQ : Ctm = PH15 : Ctm = PH3 : Ctm = PH9 : Set Timer1 Value	
TMS	@HL	1110 0001 0000 0000	TD7,6 = 11 TD7,6 = 10 TD7,6 = 01 TD7,6 = 00 TD5~0	: Ctm = FREQ : Ctm = PH15 : Ctm = PH3 : Ctm = PH9 : Set Timer1 Value	
TMSX	X	1110 001X XXXX XXXX	X8,7,6=111 X8,7,6=110 X8,7,6=101 X8,7,6=100 X8,7,6=011 X8,7,6=010 X8,7,6=001 X8,7,6=000 X5~0	: Ctm = PH13 : Ctm = PH11 : Ctm = PH7 : Ctm = PH5 : Ctm = FREQ : Ctm = PH15 : Ctm = PH3 : Ctm = PH9 : Set Timer1 Value	
TM2	Rx	1110 0100 OXXX XXXX	Timer2	← Rx & AC	
TM2	@HL	1110 0101 0000 0000	Timer2	← T@HL	
TM2X	X	1110 011X XXXX XXXX	X8,7,6=111 X8,7,6=110 X8,7,6=101 X8,7,6=100 X8,7,6=011 X8,7,6=010 X8,7,6=001 X8,7,6=000 X5~0	: Ctm = PH13 : Ctm = PH11 : Ctm = PH7 : Ctm = PH5 : Ctm = FREQ : Ctm = PH15 : Ctm = PH3 : Ctm = PH9 : Set Timer2 Value	
SHE	X	1110 1000 OXXX XXX0	X6 X5 X4 X3 X2 X1	: Enable HEF6 : Enable HEF5 : Enable HEF4 : Enable HEF3 : Enable HEF2 : Enable HEF1	RFC KEY_S TMR2 PDV INT TMR1
SIE*	X	1110 1001 OXXX XXXX	X6 X5 X4 X3 X2 X1 X0	: Enable IEF6 : Enable IEF5 : Enable IEF4 : Enable IEF3 : Enable IEF2 : Enable IEF1 : Enable IEF0	RFC KEY_S TMR2 PDV INT TMR1 C,DPT
PLC	X	1110 101X OXXX XXXX	X8 X6-0	: Reset PH15~11 : Reset HRF6-0	

SRF	X	1110 1100 00XX XXXX	X5 X4 X3 X2 X1 X0	: Enable Cx Control : Enable TM2 Control : Enable Counter : Enable RH Output : Enable RT Output : Enable RR Output	ENX EHM ETP ERR
SRE	X	1110 1101 X0XX X000	X7 X5 X4 X3	: Enable SRF7 : Enable SRF5 : Enable SRF4 : Enable SRF3	SRF7(KEY_S) SRF5 (INT) SRF4 (C Port) SRF3 (D port)
FAST		1110 1110 0000 0000	SCLK	: High Speed Clock	
SLOW		1110 1110 1000 0000	SCLK	: Low Speed Clock	
CPHL	X	1110 1111 XXXX XXXX	(PC+1)	← force “NOP”	i f X7~0=IDBF7~0
SPK	Rx	1111 0000 0XXX XXXX	KO1~16	← Rx & AC	
SPK	@HL	1111 0001 0000 0000	KO1~16	← T @HL	
SPKX	X	1111 0010 XXXX XXXX	X6=1 X6=0 X7,5,4=000 X7,5,4=001 X7,5,4=010 X7,5,4=10X X7,5,4=110 X7,5,4=111	: KEY_S release by scanning cycle : KEY_S release by normal key scanning : Set one of KO1~16 =1 by X3~0 : Set all = 1 : Set all Hi-z : Set eight of KO1~16 =1 by X3 X3=0 => KO1~8 X3=1 => KO9~16 : Set four of KO1~16 =1 by X3,2 X3,2=00 => KO1~4 X3,2=01 => KO5~8 X3,2=10 => KO9~12 X3,2=11 => KO13~16 : Set two of KO1~16 =1 by X3,2,1 X3~1=000=>KO1,2 X3~1=001=>KO3,4 X3~1=010=>KO5,6 X3~1=011=>KO7,8 X3~1=100=>KO9,10 X3~1=101=>KO11,12 X3~1=110=>KO13,14 X3~1=111=>KO15,16	
RTS		1111 0100 0000 0000	PC	← STACK	CALL Return

SCC	X	1111 0100 1X0X XXXX	X6 = 1 X6 = 0 X4=1 X3=1 X2,1,0=001 X2,1,0=010 X2,1,0=100	: Cfq = BCLK : Cfq = PH0 Set P(C) Cch Set P(D) Cch : Cch = PH10 : Cch = PH8 : Cch = PH6	
SCA	X	1111 0101 000X X000	X4 X3	: Enable SEF4 : Enable SEF3	C1-4 D1-4
SPA	X	1111 0101 100X XXXX	X4 X3~0	: Set A4-1 Pull-Low : Set A4-1 I/O	
SPB	X	1111 0101 101X XXXX	X4 X3~0	: Set B4-1 Pull-Low : Set B4-1 I/O	
SPC	X	1111 0101 110X XXXX	X4 X3~0	: Set C4-1 Pull-Low / Low-Level-Hold : Set C4-1 I/O	
SPD	X	1111 0101 111X XXXX	X4 X3~0	: Set D4-1 Pull-Low : Set D4-1 I/O	
SF	X	1111 0110 X00X XXXX	X7 X4 X3 X2 X1 X00	: Reload 1 Set : WDT Enable : HALT after EL : EL LIGHT On : BCF Set : CF Set	RL1 WDF BCF CF
RF	X	1111 0111 X00X 0XXX	X7 X4 X2 X1 X0	: Reload 1 Reset : WDT Reset : EL LIGHT Off : BCF Reset : CF Reset	RL1 WDF BCF CF
ELC	X	1111 10XX XXXX XXXX	X8=1 X8=0 X7,6=11 X7,6=10 X7,6=01 X7,6=00 X9,5,4=101 X9,5,4=100 X9,5,4=x11 X9,5,4=x10 X9,5,4=001 X9,5,4=000 X3,2=11 X3,2=10 X3,2=01 X3,2=00 X1,0=11	BCLKX PH0 BCLK/8 BCLK/4 BCLK/2 BCLK 2/3 3/4 1/1 1/2 1/3 1/4 PH5 PH6 PH7 PH8 1/1	ELP - CLK BCLKX ELP - DUTY ELC - CLK ELC - DUTY

			X1,0=10 X1,0=01 X1,0=00	1/2 1/3 1/4	
ALM	X	1111 110X XXXX XXXX	X8,7,6=111 X8,7,6=100 X8,7,6=011 X8,7,6=010 X8,7,6=001 X8,7,6=000 X5~0	: FREQ : DC1 : PH3 : PH4 : PH5 : DC0 ← PH15~10	
SF2	X	1111 1110 0000 XXXX	X3 X2 X1 X0	: Enable INT powerful Pull-low : Close all Segments : Dis-ENX Set : Reload 2 Set	INTPL RSOFF DED RL2
RF2	X	1111 1110 1000 XXXX	X3 X2 X1 X0	: Disable INT powerful Pull-low : Release Segments : Dis-ENX Reset : Reload 2 Reset	INTPL RSOFF DED RL2
HALT		1111 1111 0000 0000	Halt Operation		
STOP		1111 1111 1000 0000	Stop Operation		

Symbol Description

AC	: Accumulator	D	: Immediate Data
ACn	: Accumulator bit n	PC	: Program Counter
X	: Address	CF	: Carry Flag
Rx	: Memory of address X	ZERO	: Zero Flag
Rxn	: Memory bit n of address X	WDF	: Watch-Dog Timer Enable Flag
Ry	: Memory of working register Y	HL	: Index Register
BCF	: Back-up Flag	BCLK	: System clock
@HL	: Address of Index	IEFn	: Interrupt Enable Flag
HRFn	: HALT Release Flag	SRFn	: STOP Release Enable Flag
HEFn	: HALT Release Enable Flag	SCFn	: Start Condition Flag
TMR	: Timer Overflow Release Flag	Cch	: Clock Source of Chattering Detector
Ctm	: Clock Source of Timer	Cfq	: Clock Source of Frequency Generator
PDV	: Pre-Divider	SEFn	: Switch Enable Flag
Lz	: LCD Latch	FREQ	: Frequency Generator setting Value
T@HL	: Address of Index ROM	CSF	: Clock Source Flag
@L	: Low address of Index	@H	: High address of Index
RFOVF	: RFC Overflow Flag	H(T@HL)	: High Nibble of Index ROM
L(T@HL)	: Low Nibble of Index ROM	()	: Content of Register