


### 特性

- 唯一的、经工厂光刻和检测的 64 位注册码 (8 位家族码 + 48 位序列号 + 8 位 CRC 校验码), 保证没有相同的型号
- 待机电流 < 1μA
- 内置多点控制器可在一条 1-Wire<sup>®</sup> 总线上挂接多个 DS2411
- 可与其它 1-Wire 产品多点兼容
- 1-Wire 主机可通过 8 位家族码识别连接到总线上的 DS2411 器件
- 采用低成本的 TSOC、SOT23-3 和倒装芯片封装
- 可直接连接到微处理器的一个端口并以高于 15.4kbps 的速率进行通信
- 在高速模式下通信速率可提升到 125kbps
- 工作范围: 1.5V 至 5.25V、-40°C 至 +85°C


### 订购信息

PART	TEMP RANGE	PACKAGE
DS2411R/ T&R	-40°C to +85°C	SOT23-3, Tape-and-Reel
DS2411P	-40°C to +85°C	TSOC
DS2411P/ T&R	-40°C to +85°C	TSOC, Tape-and-Reel
DS2411X	-40°C to +85°C	Flip Chip, Tape-and-Reel


### 引脚排列



SOT23-3, 顶视图



TSOC, 顶视图



倒装芯片, 顶视图, 焊球不可见

### 引脚说明

NAME	PIN		
	SOT23	TSOC	FLIP CHIP
I/O	1	2	A1
V <sub>CC</sub>	2	6	B2
GND	3	1	B1
N.C.	—	3	A2
N.C.	—	4	—
N.C.	—	5	—

### 概述

DS2411 硅序列号是可由外部供电的低成本、电子注册码芯片。它用最少的电子接口（例如：微控制器的一个端口）提供绝对唯一的电子身份标识。DS2411 的注册码是由工厂激光刻制的 64 位 ROM 码，其中包括唯一的 48 位序列号、8 位 CRC 和 8 位家族码 (01h)。数据按照 Dallas Semiconductor 的 1-Wire 协议传输。将工作电压范围扩展到典型 1-Wire 器件一下时，必须采用外部电源。

**ABSOLUTE MAXIMUM RATINGS\***

I/O Voltage to GND	-0.5V to +6V
V <sub>CC</sub> Voltage to GND	-0.5V to +6V
I/O, V <sub>CC</sub> Current	±20mA
Operating Temperature Range	-40°C to +85°C
Junction Temperature	+150°C
Storage Temperature Range	-55°C to +125°C
Soldering Temperature	See IPC/JEDEC J-STD-020A Specification

\* This is a stress rating only and functional operation of the device at these or any other conditions above those indicated in the operation sections of this specification is not implied. Exposure to absolute maximum rating conditions for extended periods of time may affect reliability.

**ELECTRICAL CHARACTERISTICS (V<sub>CC</sub> = 1.5V to 5.25V; T<sub>A</sub> = -40°C to +85°C.)**

PARAMETER	SYMBOL	CONDITIONS	MIN	MAX	UNITS
Operating Temperature	T <sub>A</sub>	(Note 1)	-40	+85	°C
Supply Voltage	V <sub>CC</sub>	(Note 1)	1.5	5.25	V
1-Wire Pullup		V <sub>CC</sub> = V <sub>PUP</sub> (Note 1)	1.5	5.25	V
<b>I/O PIN GENERAL DATA</b>					
1-Wire Pullup Resistance	R <sub>PUP</sub>	(Notes 1, 2)	0.3	2.2	kΩ
Power-Up Delay	t <sub>PWRP</sub>	V <sub>CC</sub> stable to first 1-Wire command (Notes 1, 3)	1200		μs
Input Capacitance	C <sub>IO</sub>	(Note 3)		100	pF
Input Load Current	I <sub>L</sub>	0V ≤ V(I/O) ≤ V <sub>CC</sub>	-1	+1	μA
Standby Supply Current	I <sub>CCS</sub>	V(I/O) ≤ V <sub>IL</sub> , or V(I/O) ≥ V <sub>IH</sub>		1	μA
Active Supply Current	I <sub>CCA</sub>			100	μA
High-to-Low Switching Threshold	V <sub>TL</sub>	(Notes 3, 4, 5)	0.4	3.2	V
Input Low Voltage	V <sub>IL</sub>	(Note 1)		0.30	V
Input High Voltage	V <sub>IH</sub>	(Note 1)	V <sub>CC</sub> - 0.3		V
Low-to-High Switching Threshold	V <sub>TH</sub>	(Notes 3, 4, 6)	0.75	3.4	V
Switching Hysteresis	V <sub>HY</sub>	(Notes 3, 7)	0.18		V
Output Low Voltage at 4mA	V <sub>OL</sub>	(Note 8)		0.4	V
Rising Edge Holdoff	t <sub>REH</sub>	Standard speed (Note 9, 3)	1.25	5	μs
		Overdrive speed (Note 9, 3)	0.5	2	
Recovery Time	t <sub>REC</sub>	Standard speed, R <sub>PUP</sub> = 2.2kΩ (Note 1)	5		μs
		Overdrive speed, R <sub>PUP</sub> = 2.2kΩ (Note 1)	2		
		Overdrive speed, directly prior to reset pulse; R <sub>PUP</sub> = 2.2kΩ (Note 1)	5		
Timeslot Duration	t <sub>SLOT</sub>	Standard speed	65		μs
		Overdrive V <sub>CC</sub> ≥ 2.2V	8		
		Overdrive V <sub>CC</sub> ≥ 1.5V	10		

PARAMETER	SYMBOL	CONDITIONS	MIN	MAX	UNITS
<b>I/O PIN, 1-Wire RESET, PRESENCE DETECT CYCLE</b>					
Reset Low Time	$t_{RSTL}$	Standard speed	480	640	$\mu\text{s}$
		Overdrive speed	60	80	
Presence-Detect High Time	$t_{PDH}$	Standard speed	15	60	$\mu\text{s}$
		Overdrive $V_{CC} \geq 2.2\text{V}$	2	6	
		Overdrive $V_{CC} \geq 1.5\text{V}$	2	8.5	
Presence-Detect Low Time	$t_{PDL}$	Standard speed	60	240	$\mu\text{s}$
		Overdrive $V_{CC} \geq 2.2\text{V}$	8	24	
		Overdrive $V_{CC} \geq 1.5\text{V}$	8	30	
Presence-Detect Fall Time	$t_{FPD}$	Standard speed (Note 10, 3)	0.4	8	$\mu\text{s}$
		Overdrive speed (Note 10, 3)	0.05	1	
Presence-Detect Sample Time	$t_{MSP}$	Standard speed (Note 1)	60	75	$\mu\text{s}$
		Overdrive $V_{CC} \geq 2.2\text{V}$ (Note 1)	6	10	
		Overdrive $V_{CC} \geq 1.5\text{V}$ (Note 1)	8.5	10	
<b>I/O PIN, 1-Wire WRITE</b>					
Write-0 Low Time	$t_{W0L}$	Standard speed (Notes 1, 13)	60	120	$\mu\text{s}$
		Overdrive $V_{CC} \geq 2.2\text{V}$ (Notes 1, 13)	6	16	
		Overdrive $V_{CC} \geq 1.5\text{V}$ (Notes 1, 13)	8	16	
Write-1 Low Time	$t_{W1L}$	Standard speed (Notes 1, 11, 13)	5	15 - $\epsilon$	$\mu\text{s}$
		Overdrive speed (Notes 1, 11, 13)	1	2 - $\epsilon$	
<b>I/O PIN, 1-Wire READ</b>					
Read Low Time	$t_{RL}$	Standard speed (Notes 1, 11)	5	15 - $\epsilon$	$\mu\text{s}$
		Overdrive speed (Notes 1, 11)	1	2 - $\epsilon$	
Read Sample Time	$t_{MSR}$	Standard speed (Notes 1, 12)	$t_{RL} + \delta$	15	$\mu\text{s}$
		Overdrive speed (Notes 1, 12)	$t_{RL} + \delta$	2	

注 1: 系统要求。

注 2: 1-Wire系统中最大允许上拉电阻值是系统中的 1-Wire器件的个数和 1-Wire恢复时间的函数。这里给出的值是当系统中只有一个 1-Wire器件，而且恢复时间为最小值时的阻值。当负载较重时，则需要选用像DS2480B那样的有源上拉。最小允许上拉电阻应当比 $V_{PUP} = 5.25\text{V}$ 、假设 $V_{OL} = 0\text{V}$ 、1-Wire总线为低电平期间，能够提供最小电流（20mA）所必须的阻值要稍高一些。

注 3: 非生产测试。

注 4:  $V_{TL}$ 和 $V_{TH}$ 是 $V_{CC}$ 和温度的函数。

注 5: I/O 端口在下降沿时的逻辑“0”的上限电压。

注 6: I/O 端口在上升沿时的逻辑“1”的下限电压。

注 7: I/O端口的上升沿电压超过 $V_{TH}$ 后，只有在电压降至 $V_{HY}$ 时，系统才检测到逻辑“0”。

注 8: 当电压小于1V时，I-V为线性关系。

注 9: 在上一个脉冲电压达到 $V_{TH}$ 后的 $t_{REH}$ 初始时间内，可能被认为是下降沿。

注 10: I/O端口在线检测脉冲开始时的下降沿持续时间，即从90%的 $V_{PUP}$ 变到10% $V_{PUP}$ 之间的时间间隔。

注 11:  $\epsilon$ 表示上拉电路将I/O口电压从 $V_{IL}$ 上拉到 $V_{HL}$ 所需要的时间。

**注 12:**  $\delta$ 表示上拉电路将I/O口电压从 $V_{IL}$ 上拉到总线主机高电平输入阈值所需要的时间。

**注 13:** I/O口电压从下降沿降到 $V_{TL}$ 以下到上升沿上升到 $V_{HL}$ 所用的时间。

## 工作

DS2411 的注册码可通过一条数据线读取。利用Dallas的 1-Wire协议可以获得其 48 位序列号、8 位家族码和 8 位CRC码。1-Wire协议按照特定时隙总线的状态工作，这些特定时隙始于总线主机发出的同步脉冲的下降沿。所有数据的读、写均从最低位开始。从电源 $V_{CC}$ 上电到 1-Wire通信开始需要 $t_{PWRP}$  (1200 $\mu$ s) 的延时，器件可以利用这段延时发送在线检测脉冲。

## 1-Wire 总线系统

1-Wire 总线一般有一个单总线主机和一个或多个从器件组成。DS2411 在任何情况下都是从器件。通常总线主机可以选用一个微控制器，也可选用 Dallas Semiconductor 的专用芯片，如 DS2480、DS2490 或 DS1481 等。下面分三个部分对 1-Wire 总线系统进行讨论：硬件配置、传输时序、1-Wire 信令（包括信号类型和信号时序）。

## 硬件配置

1-Wire 总线系统只有一条数据线，一个 I/O。因此，总线上的各个器件能够在适当时间驱动 I/O 口十分重要。为使上述操作易于实现，总线上的每个器件需要具有漏极开路或三态输出。图 3 所示是 DS2411 的内部开漏输出等效电路。总线主机具有相同的等效电路，如果主机没有双向引脚，可以把独立的输出和输入引脚连在一起使用。在总线主机端，通常需要总线上接一个上拉电阻，其连接方法如图 4 所示。一个多节点总线由挂接了多个器件的 1-Wire 总线组成。1-Wire 总线的标准数据速率可以达到 15.4kbps，高速网络可达 125kbps。

1-Wire 总线的空闲状态为高电平。如果由于某种原因需要暂停工作，稍后还要恢复工作的话，必须将总线置于空闲状态。而如果总线电平被拉低，那么总线上的从器件会根据低电平的持续时间不同把低电平理解为一个时隙或当作一个复位脉冲。

**图 1. DS2411 注册号**




图 2. 1-Wire CRC 发生器




图 3. DS2411 等效电路






图 4. 总线主机电路

a) 漏极开路



$R_{PUP}$  must be between 0.3 k $\Omega$  and 2.2 k $\Omega$ . The optimal value depends on the 1-Wire communication speed and the bus load characteristics.

b) DS2480B 串行桥路



## 传输时序

通过 1-Wire 总线访问 DS2411 的通信时序如下：

- 初始化
- ROM 功能命令
- 读数据

### 初始化

1-Wire 总线上的所有传输操作均以初始化序列开始。初始化序列由总线主机发送的复位脉冲和随后从器件发送的一个在线应答脉冲组成。从器件发出的在线应答脉冲的作用主要是使总线主机能够知道 DS2411 挂接在总线上并已准备就绪。更详细的情况请参考 *1-Wire 总线信令* 部分。

### ROM 功能命令

一旦总线主机检测到从器件的在线应答脉冲，它就发出 3 条 ROM 功能命令中的一个。所有功能命令码的长度均为 1 个字节。这 3 条 ROM 命令解释如下（参见图 5 流程图）。

### Read ROM [33h]

总线主机用该命令读取 DS2411 的 8 位家族码、唯一的 48 位序列号和 8 位 CRC 码。该命令适用于总线上只有一个从器件的情况。如果总线上连接了多个从器件，那么当所有从器件都试图在同一时刻发送数据时就会产生数据冲突（漏极开路输出“线与”后的结构），导致主机读取的家族码和 48 位序列号无效。

### Search ROM [F0h]


系统启动时，总线主机可能不知道 1-Wire 总线上挂接有多少个器件，也不知道各个器件的 64 位 ROM 码。利用总线的“线与”特性，总线主机可以用排除法确定所有从器件的注册码。为了得到注册码的每一位，总线主机将从最低有效位开始对每一位进行三个时隙的读取。在第一个时隙，所有参与搜索的从器件输出其注册码的实际值；在第二个时隙，所有参与搜索的从器件输出其注册码的补码；在第三个时隙，总线主机将根据获得的数据发送一位数值给从器件，随后所有与总线主机写入值不相同的从器件就不再参与随后的搜索。如果主机读取到的从器件的原码和补码均为 0，那么，总线主机将认为至少存在两个以上的从器件，而且该位的 ROM 码不同。选择 1 或 0 写入从器件，总线主机的注册码“树”就出现了分支。完成从最低有效位到最高有效位的整个循环之后，总线主机就得到了某个从器件的注册码。把所有可能的分支全部检索一遍后，可以得到所有从器件的注册码，详细讨论请参考应用笔记 187： *1-Wire 搜索算法*，文中还给出了一个设计实例。

### Overdrive Skip ROM [3Ch]

该命令可使 1-Wire 网络的所有具备高速工作能力的从器件进入高速工作模式（OD = 1）。在该命令作用下，所有 1-Wire 通信将进入高速模式，直到一个持续时间至少为 480 $\mu$ s 的复位脉冲把总线上的所有器件复位到标准速率（OD = 0）。

随后，为了对特定的高速工作模式器件进行寻址，必须发出一个高速模式的复位脉冲和 Read ROM 或 Search ROM 命令。高速工作模式可加快搜索进程。

图 5. ROM 功能流程图



## 1-Wire 信令

DS2411 需要遵循严格的协议规定，以保证数据的完整性。该协议中包含了四种类型的 1-Wire 信令：由复位脉冲和应答脉冲组成的复位序列、写 0、写 1 和读数据。除了应答脉冲之外，所有其它信令都由总线主机发出。DS2411 可以采用两种速率进行通信：标准模式和高速模式。如果没有明确采用高速模式，DS2411 将按照标准速率进行通信。高速模式下，所有波形均采用高速时序。

从空闲状态激活系统时，1-Wire总线的电压需要从 $V_{PUP}$ 降至阈值电压 $V_{TL}$ 以下。而要使系统从激活状态转换到空闲状态，1-Wire总线的电压应从 $V_{ILMAX}$ 升至阈值电压 $V_{TH}$ 以上。系统逻辑电平的确与DS2411的 $V_{ILMAX}$ 电压有关，但该电压并不触发任何事件。

图 6 给出了启动一次通信所需要的初始化时序。复位脉冲之后的应答脉冲表示DS2411 已经准备就绪接收数据，可以发送正确的ROM码和存储功能命令。在由多种从器件组成的多点网络中，复位脉冲为低的时间 $t_{RSTL}$ 应足够长，以保证最慢的 1-Wire从器件能够确认复位脉冲。如果总线主机对下降沿采用摆率控制，它必须将总线电压下拉并持续 $t_{RSTL} + t_F$ ，以对边沿进行补偿。如果 $t_{RSTL}$ 的持续时间为 480 $\mu$ s或更长，器件将从高速模式恢复到标准速率。如果DS2411 处于高速模式且 $t_{RSTL}$ 小于 80 $\mu$ s，那么器件将继续保持高速模式。

总线主机释放数据总线并进入接收模式 (RX) 后，1-Wire总线将由上拉电阻拉至 $V_{PUP}$ ，当采用DS2480B时电平的上拉是由有源电路实现的。当总线电压超过阈值 $V_{TH}$ 以后，DS2411 会在等待 $t_{PDH}$ 之后，通过将总线拉低 $t_{PDL}$ 发出一个应答脉冲。为检测应答脉冲，主机应在 $t_{MSP}$ 时刻对 1-Wire总线的逻辑状态进行检测。

$t_{RSTH}$ 的持续时间至少应该是 $t_{PDHMAX}$ 、 $t_{PDLMAX}$ 和 $t_{RECMIN}$ 之和。 $t_{RSTH}$ 之后，DS2411 便做好接收数据的准备。在多种从器件组成的多点网络中，标准速率下 $t_{RSTH}$ 的持续时间至少应为 480 $\mu$ s，高速模式下 $t_{RSTH}$ 的持续时间至少应为 48 $\mu$ s，以适应其它 1-Wire器件。

## 读/写时隙

与 DS2411 的数据通信是按照时隙进行的，每个时隙只能传送一位数据。通过写时隙把数据从主机传送给从机，通过读时隙把数据由从器件传送给主机。读写时隙的定义如图 7 所示。

所有通信均从主机拉低数据线开始。当1-Wire数据线上的电压降到阈值 $V_{TL}$ 以下时，DS2411 将启动它内部的定时信号发生器，以确定写时隙过程中何时对数据线进行采样，同时确定读时隙过程中数据保持有效的持续时间。


## 主机到从器件

对于写 1 时隙，当写 1 低电平的时间达到 $t_{WILMAX}$ 时，数据线上的电压必须上升到阈值 $V_{THMAX}$ 以上；对于写 0 时隙，在写 0 为低的时间达到 $t_{WOLMIN}$ 以前，数据线上的电压必须保持在阈值 $V_{THMIN}$ 以下。为了最大限度地保证通信的可靠性，数据线上的电压在整个 $t_{WOL}$ 时间内不能超过 $V_{ILMAX}$ 。当数据线上电压超过阈值 $V_{THMAX}$ 后，DS2411 需要一个恢复时间 $t_{REC}$ 以便准备下一个时隙。



初始化过程

图 6. 复位和在线应答脉冲



读写时序图

图 7a. 写 1 时隙



图 7b. 写 0 时隙





图 7c. 读数据时隙



## 从器件到主机

读数据时隙的起始部分与写 1 时隙类似。在读低时间 $t_{RL}$ 结束以前，数据线电压必须保持在  $V_{TLMIN}$  电压以下。在 $t_{RL}$ 期间，如果应答信号为 0，DS2411 便开始将数据线拉低；内部定时器决定终止该下拉和电压再次升高的时间。如果应答信号为 1，DS2411 就不再需要将数据线拉低，总线电压会在 $t_{RL}$ 结束后立即开始上升。

主机采样窗口（ $t_{MSRMIN}$ 至 $t_{MSRMAX}$ ）的一侧是 $t_{RL} + \delta$ （上升时间），另一侧由DS2411 内部定时器决定，在此期间主机必须在数据线上产生一次读操作。为了最大限度地保证通信的可靠性， $t_{RL}$ 的持续时间在允许的范围内应当尽可能的短一些，主机的读取时间也应尽量靠近 $t_{MSRMAX}$ ，但不能超过 $t_{MSRMAX}$ 。数据线产生读操作后，主机还应等待 $t_{SLOT}$ ，以保证DS2411 有足够的恢复时间 $t_{REC}$ 准备下一个时隙。

## 改善网络性能


在 1-Wire 系统中，线路终端匹配只有在受总线主机（1-Wire 驱动器）控制的信号瞬变期间才成立。因此，1-Wire 网络很容易受各种噪声的影响。根据网络的物理尺寸和拓扑结构的不同，来自端点和分支的反射可能会在一定程度上相互叠加或相互抵消。较强的反射会在 1-Wire 通信线路上产生毛刺或发生振荡。在时隙的上升沿出现毛刺时，可能会引起从器件与主机失去同步，结果导致 Search ROM 命令无效，进入“死”终止区。为提高网络性能，DS2411 采用了一种新型 1-Wire 前端，提高了抗干扰能力，可以降低从器件引入的噪声幅度。

DS2411 的 1-Wire 前端与传统从器件相比具有以下四个不同特性：

- 1) 在线应答脉冲下降沿的摆率受控制。与数字切换晶体管电路相比，改善了阻抗匹配特性，可以把传统器件引入的高频振荡变换为更平滑的低频瞬变。摆率控制参数由 $t_{FPD}$ 表示，在标准速度和高速运行时具有不同数值。
- 2) 在检测时隙开始时的下降沿的电路中增加了一个低通滤波器，可降低器件对高频噪声的敏感度。这个滤波器在高速工作时不起作用。
- 3) 在由低电平到高电平切换的门限 $V_{TH}$ 处具有滞回，这样，当有一个负的毛刺电压低于 $V_{TH}$ 但不低于 $V_{TH} - V_{HY}$ 时，就不会被判断为负脉冲（见图 8 中的Case A）。滞回对于任何 1-Wire速度均起作用。
- 4) 器件具有一个由上升沿阻断时间 $t_{REH}$ 定义的时间窗口，在这个窗口内，即使毛刺电压低于阈值 $V_{TH} - V_{HY}$ ，也将被忽略（图 8 中的Case B,  $t_{GL} < t_{REH}$ ）。超出了 $t_{REH}$ 窗口，如果毛刺电压或电压跌落使总线电压低于 $V_{TH}$ 阈值，滤波器将无法滤除，会被误认为是新时隙的开始（见图 8 中的，Case C,  $t_{GL} \geq t_{REH}$ ）。阻断时间由 1-Wire速度决定。

只有那些在电气参数中定义了 $t_{FPD}$ 、 $V_{HY}$  和  $t_{REH}$  参数的器件才使用了改进型 1-Wire前端电路。

## 噪声抑制 图 8



## CRC 的产生

为了验证 DS2411 发出的注册码，总线主机可以从接收到的 8 位家族码和唯一的 48 位序列号产生一个 CRC 码。如果该 CRC 与注册码的最后 8 位相匹配，表明该传送准确无误。

该CRC的多项式等效函数为： $CRC = x^8 + x^5 + x^4 + 1$ 。

## 定制 DS2411

可一位用户提供 48 位唯一序列号的部分定制。Dallas Semiconductor 将在 48 位序列号的最高 12 位为用户注册并分配一个指定的 ID，随后的高有效位由用户选择一个起始值，最低有效位则不能由用户选择，序列号依次自动加 1。申请定制器件需要具备一定的用量和附加条件。相关信息请联系 Maxim/Dallas Semiconductor 的销售代表。

本文是Maxim正式英文资料的译文，Maxim不对翻译中存在的差异或由此产生的错误负责。请注意译文中可能存在文字组织或翻译错误，如需确认任何词语的准确性，请参考Maxim提供的英文版资料。

索取免费样品和最新版的数据资料，请访问Maxim的主页：[www.maxim-ic.com.cn](http://www.maxim-ic.com.cn)。

Maxim /Dallas Semiconductor 不对Maxim产品以外的任何电路使用负责，也不提供其专利许可。Maxim保留在任何时间、没有任何通报的前提下修改产品资料和规格的权利。

**Maxim Integrated Products, 120 San Gabriel Drive, Sunnyvale, CA 94086 408-737-7600**

© 2004 Maxim Integrated Products, Inc. All rights reserved.

Maxim 标志是 Maxim Integrated Products, Inc.的注册商标。Dallas 标志是 Dallas Semiconductor Corp.的注册商标。