

可提供评估板



低电压、内置开关管、降压型 DDR 调节器

概述

MAX1515 是恒关断时间、脉宽调制 (PWM) 源出/吸入型降压 DC-DC 转换器，专为笔记本和亚笔记本电脑中的低电压有源终端电源或芯片组电源而优化。该器件内置两个 n 沟道 MOSFET，提高了效率并减少了元件数量。不需外接肖特基二极管。它还集成了一个自举开关，因而省去了外部自举二极管。内部的 $40\text{m}\Omega$ NMOS 功率开关能轻松源出和吸入高达 3A 的连续负载电流。MAX1515 的输出电压可在 $+0.5\text{V} \sim +2.7\text{V}$ 的范围内调整，效率高达 95%。

MAX1515 可作为 DDR 调节器使用，产生一个精确位于存储器电源摆幅中间点的输出。功率级的输入可取自存储器自身的电源，这样可以把能量返送回电源，提高电源效率。MAX1515 还内置一个基准缓冲器，可提供 $\pm 5\text{mA}$ 的驱动电流。

MAX1515 采用一种特有的电流模式、恒关断时间 PWM 控制方式。轻载工作时，可选的跳脉冲模式可保持高效率，同时仍满足源出和吸入电流要求。MAX1515 也可工作在固定频率 PWM 模式，满足低输出纹波的要求。可编程恒关断时间结构设定开关频率最高至 1MHz，允许用户在效率、输出开关噪声、元件尺寸和成本之间进行平衡，获得最佳的综合性能。MAX1515 的软启动性能可以由用户进行设置，从而限制启动时的浪涌电流，低功耗关断模式下断开输出和输入，使电源电流降至 $1\mu\text{A}$ 。MAX1515 采用带背面裸露焊盘的 24 引脚薄型 QFN 封装。

应用

笔记本电脑 DDR 存储器终端
有源终端总线
芯片组/图形处理器电源

特性


- ◆ 内含双路 $40\text{m}\Omega$ 的 n 沟道 MOSFET
- ◆ 集成了自举开关
- ◆ 输入电压范围为 $+1.3\text{V}$ 至 $+3.6\text{V}$
- ◆ 在整个输入和负载范围内 V_{OUT} 精度为 1%
- ◆ 最大开关频率可达 1MHz
- ◆ 可用作 DDR 终端调节器 (DDR 模式)
 - 跟踪输出电压
 - 源出/吸入跳脉冲
 - 基准缓冲的驱动电流为 $\pm 5\text{mA}$
- ◆ 输出电压 (非 DDR 模式):
 - $+2.5\text{V}$ 、 $+1.8\text{V}$ 或 $+1.5\text{V}$ 引脚可选
 - $+0.5\text{V}$ 至 $+2.7\text{V}$ 可调
- ◆ $1.1\text{V} \pm 0.75\%$ 基准电压输出
- ◆ 可调节软启动限制浪涌电流
- ◆ 关断电流 $< 1\mu\text{A}$ (典型值)
- ◆ 工作电流 $< 800\mu\text{A}$ (典型值)
- ◆ 轻载时进入可选的跳脉冲模式
- ◆ 正极性与负极性电流限制
- ◆ 电源好 (Power-Good) 窗口比较器
- ◆ 输出短路保护

定购信息

PART	TEMP RANGE	PIN-PACKAGE
MAX1515ETG	-40°C to +85°C	24 Thin QFN 4mm x 4mm
MAX1515ETG+	-40°C to +85°C	24 Thin QFN 4mm x 4mm

+ 表示无铅封装。

最简工作电路



引脚配置位于数据资料末尾。



本文是 Maxim 正式英文资料的译文，Maxim 不对翻译中存在的差异或由此产生的错误负责。请注意译文中可能存在文字组织或翻译错误，如需确认任何词语的准确性，请参考 Maxim 提供的英文版资料。

索取免费样品和最新版的数据资料，请访问 Maxim 的主页：www.maxim-ic.com.cn。

MAX1515

低电压、内置开关管、降压型 DDR 调节器

ABSOLUTE MAXIMUM RATINGS

V _{CC} , V _D , LX, SHDN to GND	-0.3V to +4V
MODE, IC, PGOOD to GND	-0.3V to +4V
COMP, FB, REF, REFIN, REfout to GND	-0.3V to (V _{CC} + 0.3V)
FBSEL0, FBSEL1, TOFF, SKIP, SS to GND	-0.3V to (V _{CC} + 0.3V)
V _D to V _{CC}	-0.3V to +0.3V
IN to V _D	-0.3V to (V _D + 0.3V)
PGND to GND	-0.3V to +0.3V
LX to BST	-4V to +0.3V
BST to GND	-0.3V to +8.0V
LX Current (Note 1)	±4.7A

REF Short Circuit to GND	Continuous
REFOUT Short Circuit to GND	Continuous
Continuous Power Dissipation (T _A = +70°C)	
24-Pin Thin QFN (derate 20.8mW/°C above +70°C; part mounted on 1in ² of 1oz copper)	1667mW
Operating Temperature Range	-40°C to +85°C
Junction Temperature	+150°C
Storage Temperature Range	-65°C to +150°C
Lead Temperature (soldering, 10s)	+300°C

Note 1: LX has clamp diodes to PGND and IN. If continuous current is applied through these diodes, thermal limits must be observed.

Stresses beyond those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. These are stress ratings only, and functional operation of the device at these or any other conditions beyond those indicated in the operational sections of the specifications is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

ELECTRICAL CHARACTERISTICS

(Circuit of Figure 1, V_{IN} = +3.3V, V_{CC} = V_D = SHDN = MODE = +3.3V, V_{REFIN} = V_{REF}, SKIP = GND, T_A = 0°C to +85°C, unless otherwise noted. Typical values are at T_A = +25°C.)

PARAMETER	SYMBOL	CONDITIONS		MIN	TYP	MAX	UNIT	
PWM CONTROLLER								
Input Voltage Range	V _{IN}			1.3	3.6		V	
	V _{CC} , V _D			3.0	3.6			
Output Adjust Range		V _{OUT} ≤ V _{IN}		0.5	2.7		V	
Feedback Voltage Accuracy	V _{FB}	V _{FB} - V _{REFIN}	V _{IN} = +3.3V, I _{LOAD} = 0, MODE = V _{CC}	TA = +25°C to +85°C	-3	0	+3	mV
				TA = 0°C to +85°C	-4	0	+4	
		V _{IN} = +3.3V, I _{LOAD} = 0, MODE = low	FBSEL0 = V _{CC} , FBSEL1 = V _{CC} , REFIN = REF	TA = +25°C to +85°C	2.463	2.5	2.537	
				TA = 0°C to +85°C	2.450	2.5	2.550	
			FBSEL0 = V _{CC} , FBSEL1 = GND, REFIN = REF	TA = +25°C to +85°C	1.782	1.800	1.827	
				TA = 0°C to +85°C	1.773	1.800	1.836	
		FBSEL0=GND FBSEL1=V _{CC} REFIN=REF	TA = +25°C to +85°C	TA = +25°C to +85°C	1.477	1.500	1.523	
				TA = 0°C to +85°C	1.470	1.500	1.530	
			TA = 0°C to +85°C	TA = +25°C to +85°C	0.492	0.500	0.508	
		FBSEL0=GND FBSEL1=GND REFIN=0.5V	TA = 0°C to +85°C	TA = +25°C to +85°C	0.490	0.500	0.510	
Feedback Load-Regulation Error		V _{IN} = +1.3V to +3.6V, I _{LOAD} = 0 to 3A, SKIP = V _{CC}			0.1		%	

低电压、内置开关管、 降压型 DDR 调节器

ELECTRICAL CHARACTERISTICS (continued)

(Circuit of Figure 1, $V_{IN} = +3.3V$, $V_{CC} = V_{DD} = \overline{SHDN} = MODE = +3.3V$, $V_{REFIN} = V_{REF}$, $\overline{SKIP} = GND$, $T_A = 0^\circ C$ to $+85^\circ C$, unless otherwise noted. Typical values are at $T_A = +25^\circ C$.)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNIT	
Sink-Mode Detect Threshold	$V_{FB} - V_{REFIN}$	MODE = V_{CC} , $V_{REFIN} = +0.5V$ to $+1.5V$	+18		+32	mV	
Source-Mode Detect Threshold	$V_{FB} - V_{REFIN}$	MODE = V_{CC} , $V_{REFIN} = +0.5V$ to $+1.5V$	-32		-18	mV	
MOSFET On-Resistance	R_{NMOS}	$V_{CC} = V_{DD} = V_{IN} = +3.3V$, $I_{LOAD} = 0.5A$		0.04	0.10	Ω	
Switching Frequency	f_{SW}	(Note 2)			1	MHz	
Maximum Output Current	$I_{OUT(RMS)}$	(Note 3)	3.3			A	
Current-Limit Threshold	I_{LIMIT_P}	$V_{IN} = +3.3V$, MODE = GND or V_{CC} , positive or sourcing mode	3.60	4.2	4.85	A	
	I_{LIMIT_N}	MODE = V_{CC} , negative or sinking mode		-3.0			
Pulse-Skipping Current Threshold	I_{SKIP_P}	$V_{IN} = +3.3V$, MODE = GND or V_{CC} , positive or sourcing mode	0.5	0.8	1.1	A	
Zero Cross Current Threshold	I_{ZX_P}	$V_{IN} = +3.3V$, MODE = GND or V_{CC} , positive or sourcing mode		200		mA	
	I_{ZX_N}	MODE = V_{CC} , negative or sinking mode		-350			
FB Input Bias Current		$FB = 1.01 \times V_{TARGET}$ (Note 4)	-50		+50	nA	
Off-Time	t_{OFF}	$V_{FB} > 0.3 \times V_{TARGET}$ (Note 4)	$R_{TOFF} = 33.2k\Omega$	0.270	0.34	0.405	μs
			$R_{TOFF} = 110k\Omega$	0.85	1.00	1.15	
			$R_{TOFF} = 499k\Omega$	3.8	4.5	5.2	
Extended Off-Time	$t_{OFF(EXT)}$	$V_{FB} < 0.3 \times V_{TARGET}$ (Notes 2, 4)		4 x t_{OFF}		μs	
Minimum On-Time	$t_{ON(MIN)}$	(Note 2)		180		ns	
Maximum On-Time	$t_{ON(MAX)}$		5	11		μs	
SS Source Current	$I_{SS(SRC)}$		3.50	5.25	6.75	μA	
SS Sink Current	$I_{SS(SNK)}$		100			μA	
No-Load Supply Current	$I_{CC} + I_{DD} + I_{IN}$	$V_{IN} = 3.3V$ (not switching) (Note 4)	MODE = GND, $FBSEL0 = GND$, $FBSEL1 = GND$, $V_{FB} = 1.01 \times V_{TARGET}$		450	800	μA
			MODE = V_{CC} , $V_{FB} = V_{TARGET}$		700	1200	
Shutdown Supply Currents	$I_{CC} + I_{DD} + I_{IN}$	$\overline{SHDN} = MODE = GND$, $LX = 0V$ or $3.3V$		0.2	20		μA
	I_{IN}	$\overline{SHDN} = MODE = GND$, $LX = 0V$		0.2	20		
	I_{LX}	$\overline{SHDN} = MODE = GND$, $LX = 3.3V$		0.1	20		

MAX1515

低电压、内置开关管、 降压型 DDR 调节器

ELECTRICAL CHARACTERISTICS (continued)

(Circuit of Figure 1, $V_{IN} = +3.3V$, $V_{CC} = V_{DD} = \overline{SHDN} = MODE = +3.3V$, $V_{REFIN} = V_{REF}$, $\overline{SKIP} = GND$, $T_A = 0^{\circ}\text{C to } +85^{\circ}\text{C}$, unless otherwise noted. Typical values are at $T_A = +25^{\circ}\text{C}$.)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNIT
REFERENCE						
Reference Voltage	V_{REF}	$V_{CC} = +3.0V$ to $+3.6V$	$T_A = +25^{\circ}\text{C}$ to $+85^{\circ}\text{C}$	1.0923	1.100	1.1077
			$T_A = 0^{\circ}\text{C}$ to $+85^{\circ}\text{C}$	1.0907	1.100	1.1094
Reference Load Regulation		$ I_{REF} = -1\mu\text{A}$ to $+50\mu\text{A}$		10		mV
REFIN Input Voltage Range	V_{REFIN}	$V_{CC} = +3.0V$ to $+3.6V$		0.5	1.5	V
REFOUT Output Accuracy	$V_{REFIN} - V_{REFOUT}$	$V_{REFIN} = +0.5V$ to $+1.5V$	$ I_{REFOUT} = -1\text{mA}$ to $+1\text{mA}$	-10	+10	mV
		$V_{REFIN} = +0.5V$ to $+1.5V$	$ I_{REFOUT} = -5\text{mA}$ to $+5\text{mA}$	-20	+20	
REFIN Input Bias Current	I_{REFIN}	$V_{REFIN} = 1.1V$		-50	+50	nA
FAULT DETECTION						
Thermal Shutdown	T_{SHDN}	Rising, hysteresis = 15°C		+165		°C
Undervoltage-Lockout Threshold	$V_{CC(UVLO)}$	V_{CC} rising, 2% falling-edge hysteresis		2.5	2.7	2.9
PGOOD Trip Threshold (Lower)		No load, falling edge, hysteresis = 1%		-13	-10	-7
PGOOD Trip Threshold (Upper)		No load, rising edge, hysteresis = 1%		+7	+10	+13
PGOOD Propagation Delay	t_{PGOOD}	FB forced 2% beyond PGOOD trip threshold		10		μs
PGOOD Output Low Voltage		$ I_{SINK} = 1\text{mA}$		0.1		V
PGOOD Leakage Current		High state, forced to 3.6V		1		μA
INPUTS AND OUTPUTS						
Logic Input High Voltage		\overline{SKIP} , \overline{SHDN} , MODE, FBSEL0, FBSEL1		2.0		V
Logic Input Low Voltage		\overline{SKIP} , \overline{SHDN} , MODE, FBSEL0, FBSEL1		0.8		V
Logic Input Current		\overline{SKIP} , \overline{SHDN} , MODE, FBSEL0, FBSEL1		-0.5	+0.5	μA

低电压、内置开关管、 降压型 DDR 调节器

ELECTRICAL CHARACTERISTICS

(Circuit of Figure 1, $V_{IN} = +3.3V$, $V_{CC} = V_{DD} = \overline{SHDN} = MODE = +3.3V$, $V_{REFIN} = V_{REF}$, $\overline{SKIP} = GND$, $T_A = -40^{\circ}\text{C to } +85^{\circ}\text{C}$, unless otherwise noted. Note 5)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNIT
PWM CONTROLLER						
Input Voltage Range	V_{IN}		1.3	3.6		V
	V_{CC}, V_{DD}		3.0	3.6		
Output Adjust Range		$V_{OUT} \leq V_{IN}$	0.5	V_{CC}		V
Feedback Voltage Accuracy	$V_{FB} - V_{REFIN}$	$V_{IN} = +3.3V, I_{LOAD} = 0, MODE = V_{CC}$	-5	+5		mV
	V_{FB}	$V_{IN} = +3.3V, I_{LOAD} = 0, MODE = low$	$FBSEL0 = V_{CC}, FBSEL1 = V_{CC}, REFIN = REF$	2.438	2.562	V
			$FBSEL0 = V_{CC}, FBSEL1 = GND, REFIN = REF$	1.755	1.845	
			$FBSEL0 = GND, FBSEL1 = V_{CC}, REFIN = REF$	1.463	1.538	
			$FBSEL0 = GND, FBSEL1 = GND, REFIN = 0.5V$	0.487	0.513	
Sink-Mode Detect Threshold	$V_{FB} - V_{REFIN}$	$MODE = V_{CC}, V_{REFIN} = +0.5V \text{ to } +1.5V$	+15	+35		mV
Source-Mode Detect Threshold	$V_{FB} - V_{REFIN}$	$MODE = V_{CC}, V_{REFIN} = +0.5V \text{ to } +1.5V$	-35	-15		mV
nFET On-Resistance	R _{NMOS}	$V_{CC} = V_{DD} = V_{IN} = +3.3V, I_{LOAD} = 0.5A$		0.10		Ω
Switching Frequency	f _{SW}	(Note 2)		1		MHz
Current-Limit Threshold	I _{LIMIT_P}	$V_{IN} = +3.3V, MODE = GND \text{ or } V_{CC}, \text{ positive or sourcing mode}$	3.35	5.05		A
Pulse-Skipping Current Threshold	I _{SKIP_P}	$V_{IN} = +3.3V, MODE = GND \text{ or } V_{CC}, \text{ positive or sourcing mode}$	0.4	1.2		A
Off-Time	t _{OFF}	$V_{FB} > 0.3 \times V_{TARGET}$ (Note 4)	R _{TOFF} = 33.2kΩ	0.250	0.425	μs
			R _{TOFF} = 110kΩ	0.8	1.2	
			R _{TOFF} = 499kΩ	3.8	5.2	
Maximum On-Time	t _{ON(MAX)}		5			μs
SS Source Current	I _{SS(SRC)}		3	7		μA
SS Sink Current	I _{SS(SNK)}		100			μA

MAX1515

低电压、内置开关管、 降压型 DDR 调节器

ELECTRICAL CHARACTERISTICS (continued)

(Circuit of Figure 1, $V_{IN} = +3.3V$, $V_{CC} = V_{DD} = \overline{SHDN} = MODE = +3.3V$, $V_{REFIN} = V_{REF}$, $\overline{SKIP} = GND$, $T_A = -40^{\circ}\text{C to } +85^{\circ}\text{C}$, unless otherwise noted. Note 5)

PARAMETER	SYMBOL	CONDITIONS		MIN	TYP	MAX	UNIT
No-Load Supply Current	$I_{CC} + I_{DD} + I_{IN}$	$V_{IN} = 3.3V$ (Note 4)	MODE = GND, $FBSEL0 =$ $FBSEL1 = GND$, $V_{FB} = 1.01 \times$ V_{TARGET}	900		1300	μA
			MODE = V_{CC} $V_{FB} = V_{TARGET}$				
Shutdown Supply Currents	$I_{CC} + I_{DD} + I_{IN}$	$\overline{SHDN} = MODE = GND$, $LX = 0V$ or $3.3V$		20		20	μA
	I_{IN}	$\overline{SHDN} = MODE = GND$, $LX = 0V$					
	I_{LX}	$\overline{SHDN} = MODE = GND$, $LX = 3.3V$					
REFERENCE							
Reference Voltage	V_{REF}	$V_{CC} = +3.0V$ to $+3.6V$		1.086	1.114		V
Reference Load Regulation		$ I_{REF} = -1\mu\text{A}$ to $+50\mu\text{A}$			12		mV
REFIN Input Voltage Range	V_{REFIN}	$V_{CC} = +3.0V$ to $+3.6V$, $V_{CC} > V_{REFIN} + 1.35V$		0.5	1.5		V
REFOUT Output Accuracy	$V_{REFIN} - V_{REFOUT}$	$V_{REFIN} = +0.5V$ to $+1.5V$	$ I_{REFOUT} = -1\text{mA}$ to $+1\text{mA}$	-15		+15	mV
		$V_{REFIN} = +0.5V$ to $+1.5V$	$ I_{REFOUT} = -5\text{mA}$ to $+5\text{mA}$	-25		+25	
FAULT DETECTION							
Undervoltage-Lockout Threshold	$V_{CC(UVLO)}$	V_{CC} rising, 2% falling-edge hysteresis		2.40	2.95		V
PGOOD Trip Threshold (Lower)		No load, falling edge, hysteresis = 1%		-13	-7		%
PGOOD Trip Threshold (Upper)		No load, rising edge, hysteresis = 1%		+7	+13		%
INPUTS AND OUTPUTS							
Logic Input High Voltage		\overline{SKIP} , \overline{SHDN} , MODE, $FBSEL0$, $FBSEL1$		2.0			V
Logic Input Low Voltage		\overline{SKIP} , \overline{SHDN} , MODE, $FBSEL0$, $FBSEL1$			0.8		V

Note 2: Guaranteed by design. Not production tested.

Note 3: Not tested; guaranteed by layout. Maximum output current may be limited by thermal capability to a lower value.








Note 4: VTARGET is the set output voltage determined by VREFIN, FBSEL0, and FBSEL1.

Note 5: Specifications to -40°C are guaranteed by design, not production tested.

低电压、内置开关管、降压型DDR调节器

典型工作特性






(MAX1515 Circuit of Figure 1, $V_{IN} = 2.5V$, $V_{DD} = V_{CC} = \overline{SHDN} = MODE = 3.3V$, $T_A = +25^\circ C$, unless otherwise noted.)



低电压、内置开关管、 降压型 DDR 调节器

典型工作特性 (续)


(MAX1515 Circuit of Figure 1, $V_{IN} = 2.5V$, $V_{DD} = V_{CC} = \overline{SHDN} = MODE = 3.3V$, $T_A = +25^\circ C$, unless otherwise noted.)




低电压、内置开关管、降压型 DDR 调节器

典型工作特性 (续)


(MAX1515 Circuit of Figure 1, $V_{IN} = 2.5V$, $V_{DD} = V_{CC} = \overline{SHDN} = MODE = 3.3V$, $T_A = +25^\circ C$, unless otherwise noted.)




A: PGOOD, 5V/div
B: SS, 2V/div
C: \overline{SHDN} , 5V/div
D: INDUCTOR CURRENT, 1A/div
E: OUTPUT VOLTAGE, 1V/div



A: LX, 2V/div
B: LOAD CONTROL, 5V/div
C: INDUCTOR CURRENT, 2A/div
D: OUTPUT VOLTAGE, 50mV/div
 $\overline{SKIP} = GND$



A: LX, 2V/div
B: LOAD CONTROL, 5V/div
 $\overline{SKIP} = GND$
C: INDUCTOR CURRENT, 2A/div
D: OUTPUT VOLTAGE, 50mV/div







A: LX, 2V/div
B: LOAD CONTROL, 5V/div
 $\overline{SKIP} = GND$
C: INDUCTOR CURRENT, 2A/div
D: OUTPUT VOLTAGE, 50mV/div

低电压、内置开关管、 降压型 DDR 调节器

典型工作特性 (续)

(MAX1515 Circuit of Figure 1, $V_{IN} = 2.5V$, $V_{DD} = V_{CC} = \overline{SHDN} = MODE = 3.3V$, $T_A = +25^\circ C$, unless otherwise noted.)



低电压、内置开关管、 降压型 DDR 调节器

引脚说明

MAX1515

引脚	名称	功能															
1, 2	PGND	功率地。在器件内部与内部同步整流开关的源极相连。将两个 PGND 引脚连在一起。															
3	IC	内部连接脚。连至 PGND。															
4	V _{DD}	低边 MOSFET 栅级驱动及 REFOUT 缓冲器的电源输入。连接至系统电源(+3.0V ~ +3.6V)。采用 1μF (最小值) 陶瓷电容旁路到 PGND。V _{DD} 为驱动器和 REFOUT 缓冲器供电。															
5	REFOUT	REFIN 缓冲输出。当 MODE = V _{CC} 时，该引脚为 REFIN 的缓冲输出。用一个 0.47μF 陶瓷电容旁路到 GND。当 MODE = GND 时，REFOUT 被禁止。															
6	SS	软启动。SS 端与 GND 之间接一电容可以限制启动时的浪涌电流。															
7	PGOOD	电源好开漏输出。当输出电压高于或低于额定值 10% 时，PGOOD 输出为低。当输出电压正常时，PGOOD 处于高阻态。关断模式下 PGOOD 输出为低。															
8	TOFF	关断时间选择输入。TOFF 与 GND 之间连接一只电阻调节关断时间。															
9	FB	反馈输入。 DDR 模式下 (MODE = V _{CC})，FB 电压稳定在 REFIN 电压上。 非 DDR 模式下 (MODE = GND)，直接连接到输出可提供预定输出电压，或者连接到电阻分压器以提供可调输出电压。															
10	COMP	积分器补偿。COMP 端与 V _{CC} 之间接一个 470pF 电容以实现积分补偿。															
11	V _{CC}	模拟电源输入。通过一个 10Ω 串连电阻连接到系统电源 (+3.0V 至 +3.6V)。用 1μF (最小值) 陶瓷电容旁路到 GND。															
12	GND	模拟地。将背面裸露焊盘连接到 GND。															
13	REF	+1.1V 基准电压输出。用 1.0μF 旁路电容旁路到 GND。可为外部负载提供 50μA 电流。关断模式下基准被关闭。															
14	REFIN	外部基准输入。DDR 模式下 (MODE = V _{CC})，REFIN 设定 FB 调节电压。非 DDR 模式下 (MODE = GND)，将 REFIN 连接到 REF。															
15	SHDN	关断控制。低电平时关闭开关调节器。SHDN 和 MODE 选择 MAX1515 的工作模式。 <table> <thead> <tr> <th>SHDN</th> <th>MODE</th> <th>说明</th> </tr> </thead> <tbody> <tr> <td>低</td> <td>低</td> <td>降压调节器和 REFOUT 关闭</td> </tr> <tr> <td>低</td> <td>高</td> <td>降压调节器关闭，REFOUT 工作</td> </tr> <tr> <td>高</td> <td>低</td> <td>降压调节器开通，非 DDR 模式，REFOUT 关闭</td> </tr> <tr> <td>高</td> <td>高</td> <td>降压调节器开通，DDR 模式，REFOUT 工作</td> </tr> </tbody> </table>	SHDN	MODE	说明	低	低	降压调节器和 REFOUT 关闭	低	高	降压调节器关闭，REFOUT 工作	高	低	降压调节器开通，非 DDR 模式，REFOUT 关闭	高	高	降压调节器开通，DDR 模式，REFOUT 工作
SHDN	MODE	说明															
低	低	降压调节器和 REFOUT 关闭															
低	高	降压调节器关闭，REFOUT 工作															
高	低	降压调节器开通，非 DDR 模式，REFOUT 关闭															
高	高	降压调节器开通，DDR 模式，REFOUT 工作															
16	MODE	模式选择引脚。MODE 设定调节器为 DDR 模式或非 DDR 模式，并控制 REFOUT 缓冲器。当 MODE = V _{CC} 时，MAX1515 工作在 DDR 模式，REFOUT 处于工作状态。当 MODE = GND 时，MAX1515 被设定为非 DDR 模式，REFOUT 被禁止。详情可参见工作模式 (MODE) 部分。															
17	FBSEL0	MODE = GND 时，与 FBSEL1 一同设定降压调节器的输出电压。如果 MODE = V _{CC} ，请将其连接到 GND。															

低电压、内置开关管、降压型 DDR 调节器

引脚说明 (续)

引脚	名称	功能
18	FBSEL1	MODE = GND 时, 与 FBSEL0一同设定降压调节器的输出电压。如果 MODE = V _{CC} , 请将其连接到 GND。
19	SKIP	跳脉冲控制输入。该端与 V _{CC} 相连时, 芯片工作在低噪声的强制 PWM 模式。与 GND 相接时, 芯片工作在自动跳脉冲模式。
20	BST	连接自举浮动电容。如标准应用电路所示(图 1), 连接一个外部的 0.01μF 电容。
21, 22	LX	电感开关节点。LX 是高边 NMOS 功率开关源极和低边 NMOS 同步整流开关漏极的连接点。将两个 LX 引脚连在一起。
23, 24	IN	电源输入。开关调节器电源电压输入。连接到 +1.3V 至 +3.6V 电源电压。将两个 IN 引脚连接在一起。

表 1. 标准应用元件选择

COMPONENT	±2A AT 1.25V _{OUT} DDR MODE (MODE = V _{CC})		±2A AT 0.9V _{OUT} DDR MODE (MODE = V _{CC})	
	Input Voltage (V _{IN})	Output Voltage (V _{OUT})	Input Voltage (V _{IN})	Output Voltage (V _{OUT})
C _{IN} , Input Capacitor	33μF, 6.3V, ceramic TDK C3225XR0J336V	1.25V	33μF, 6.3V, ceramic TDK C3225XR0J336V	0.9V
Switching Frequency (f _{SW})	250kHz	500kHz	250kHz	500kHz
L, Inductor	2.5μH, 4.5A, Sumida CDRH8D28-2R5	1.2μH, 6.8A, Sumida CDR7D28MN-1R2	2.5μH, 4.5A, Sumida CDRH8D28-2R5	1.2μH, 6.8A, Sumida CDR7D28MN-1R2
C _{OUT} , Output Capacitor	330μF, 18mΩ Sanyo 2R5TPE330MI POSCAP	220μF, 18mΩ Sanyo 2R5TPE220MI POSCAP	330μF, 18mΩ Sanyo 2R5TPE330MI POSCAP	220μF, 18mΩ Sanyo 2R5TPE220MI POSCAP
R _{TOFF}	221kΩ, 1%	110kΩ, 1%	221kΩ, 1%	110kΩ, 1%

表 2. 元件供应商

SUPPLIER	WEBSITE
Coilcraft	www.coilcraft.com
Coiltronics	www.coiltronics.com
Kemet	www.kemet.com
Panasonic	www.panasonic.com
Sanyo	www.sanyo.com
Sumida	www.sumida.com
Taiyo Yuden	www.t-yuden.com
TDK	www.component.tdk.com
TOKO	www.tokoam.com

标准应用电路

MAX1515 标准应用电路(图 1)可产生 DDR 终端调节器所要求的一路跟踪输出电压和一路基准缓冲输出。电路中的元件选择见表 1, 表 2 所列是各元件的制造商。

详细说明

MAX1515 同步、电流模式、恒关断时间 PWM DC-DC 转换器可从 +1.3V 至 +3.6V 的输入电压降压获得 +0.5V 至 +2.7V 的输出电压。MAX1515 可提供高达 3A 的连续负载电流。内部集成了 40mΩ 的 NMOS 功率开关, 提高了转换效率并减少了元件数量, 而且省掉了自举二极管和所有外部肖特基二极管(图 2)。

低电压、内置开关管、降压型 DDR 调节器




图 1. 标准应用电路图




图 2. 功能框图

低电压、内置开关管、降压型 DDR 调节器

+3.3V 偏置电源 (V_{CC} 和 V_{DD})

MAX1515 的内部电路需要 3.3V 偏置电源。通常情况下该偏置电源来自于笔记本的高效率 (95%) 3.3V 系统电源。该 3.3V 偏置电源需要供给 V_{CC} (PWM 控制器) 和 V_{DD} (栅极驱动和基准缓冲器电源)，故此，其最大电流应由下式决定：

$$I_{BIAS} = I_{CC} + I_{REFOUT} + f_{SW} (Q_{G(LOW)} + Q_{G(HIGH)})$$

式中， I_{CC} 的典型值为 450 μ A， f_{SW} 是开关频率， $Q_{G(LOW)}$ 和 $Q_{G(HIGH)}$ 是内部 MOSFET 的栅极总电荷，约为 1nC。

如果输入源是一个 3.0V~3.6V 的固定电源，可将输入电源 (V_{IN}) 与 3.3V 偏置输入 (V_{CC} 和 V_{DD}) 连接在一起。如果 3.3V 偏置电源先于输入电源上电，为确保正常的启动，必须延迟使能信号 (\overline{SHDN} 由低到高)，直到输入电压正常。

电流限制

MAX1515 具有峰值电流限制功能，以便在源出/吸入电流过载或短路时保护内部的 MOSFET。在源出模式下，当电感电流大于 4.2A 时控制器关断高边 MOSFET。最大源出电流的计算公式如下：

$$I_{SOURCE_MAX} = I_{LIMIT_P} - \frac{V_{OUT} \times t_{OFF}}{2 \times L}$$

这里， I_{SOURCE_MAX} 是最大源出电流， I_{LIMIT_P} 是源出时的电感电流上限 (典型值 4.2A)， t_{OFF} 是固定关断时间。对于典型工作条件和元件选择，最大源出电流为 3.7A。

在吸入模式下，MAX1515 在电感电流回到-3.2A 以上之前不启动关断周期。最大吸入电流的计算公式如下：

$$I_{SINK_MAX} = I_{LIMIT_N} + \frac{V_{OUT}t_{OFF} - 2(V_{IN} - V_{OUT})t_{DLY}}{2L}$$

上式中， I_{SINK_MAX} 是最大吸入电流， I_{LIMIT_N} 是电感吸收电流的上限 (典型值-3.0A)， t_{DLY} 是限流电路的传输延迟，约为 500ns， t_{OFF} 是固定关断时间。对于典型工作条件和元件选择，这将产生-2.5A 的最大吸入电流。

软启动电流限制

软启动电路在启动和退出关断模式时逐步提升内部限流电路的电流限，降低了输入浪涌电流。接在引脚 SS 和 GND 之间的定时电容 C_{SS} 可控制内部电流限的上升速率。上电后，当器件脱离欠压锁定 (典型值 2.6V) 或引脚 \overline{SHDN} 被拉高后，5 μ A (典型值) 的恒流源开始对软启动电容充电，SS 引脚电压随之升高。当 SS 上的电压低于约 0.7V 时，电流限为零。当电压由 0.7V 升高至约 1.8V 时，电流限由零升高到限流门限 (参见 Electrical Characteristics)。软启动电容上的电压随时间变化的公式如下

$$V_{SS} = \frac{I_{SS(SRC)} \times t}{C_{SS}}$$

这里 $I_{SS(SRC)}$ 是 Electrical Characteristics 中的软启动源出电流。

到达满电流限的时间可由下式计算：

$$t = \frac{C_{SS} \times 1.8V}{I_{SS(SRC)}}$$

软启动过程中的电流限制值随软启动引脚 SS 上的电压而变化，见下式：

$$SSI_{LIMIT} = \frac{V_{SS} - 0.7V}{V_{REF}} \times I_{LIMIT_P}$$

这里， I_{LIMIT_P} 是 Electrical Characteristics 中的正向限流门限。一旦软启动电容上的电压值达到 1.8V，恒流源就不再给软启动电容充电 (见图 3)。

调节正向电流限

MAX1515 内含限流电路，将通过 NMOS 的最大电流限制在 4.2A。实际应用中若希望把这个最大电流限制值变小一些，可在 SS 和 GND 之间接一个电阻 R_{SS} 来达到此目的。软启动限流电路的时间常数为 $R_{SS} \times C_{SS}$ 。

$$R_{SS} = \left(\frac{V_{REF} \times I_{LIMIT}}{I_{LIMIT_P}} + 0.7V \right) / I_{SS(SRC)}$$

这里， I_{LIMIT} 是所需的减小后的限流值，参数 I_{LIMIT_P} 和 $I_{SS(SRC)}$ 可参见 Electrical Characteristics。

低电压、内置开关管、降压型 DDR 调节器




图3. 软启动电流限

短路/过载保护

MAX1515 可承受持续的短路或过载。处于源出模式短路或过载情况时，若 $V_{FB} < 0.3 \times V_{TARGET}$ ，MAX1515 通过延长关断时间来控制电流。短路或过载时芯片的工作方式与强制 PWM 模式类似，只是关断时间为 $4 \times t_{OFF}$ 。在每个关断时间结束时，高边 NMOS 开关导通，导通状态一直持续到输出恢复到正常或通过开关的电流达到最大电流限。高边 NMOS 开关截止后，截止状态持续四倍的预定关断时间 (t_{OFF})，低边 NMOS 同步开关导通。由于总会有一个 NMOS 开关处于导通状态，所以电感上的电流是连续的。短路时，RMS 电感电流保持在最大限流门限以下。在短路或过载故障被排除且 $V_{FB} > 0.3 \times V_{TARGET}$ 之前，MAX1515 会一直采用这种延长关断时间的方式工作。过久的短路或过载会引起热关断。

求和比较器

求和比较器的输入是由三个信号叠加在一起的(图2)：输出电压相对于基准电压的误差信号，经过积分的输出电压误差纠正信号，及高边 NMOS 的电流感应信号。积分误差信号由一个跨导放大器通过 COMP 端的外接电容提供。该积分器无需高增益放大器就可提供高直流精度。在 COMP 引脚连接电容可调整总的环路响应(参见积分放大器部分)。

积分放大器

MAX1515 内含一个可提高输出直流电压精度的跨导放大器。

在 COMP 端与 V_{CC} 之间外接一个电容 C_{COMP} 可以对跨导放大器进行补偿。考虑到稳定性，可选择 470pF 的电容。

工作模式 (MODE)

MODE 引脚用于设置 MAX1515 为 DDR 模式 (MODE = V_{CC}) 或非 DDR 模式 (MODE = GND)。芯片工作在 DDR 模式时，即使 SKIP 为低电平(参见跳脉冲(源出模式)和跳脉冲(吸入模式)部分)，MAX1515 仍能吸入电流。另外，DDR 模式还使 REFOUT 缓冲器使能，提供 REFIN 电压的缓冲输出。在非 DDR 模式下，当 SKIP 为低电平时 MAX1515 只能源出电流。非 DDR 模式下 REFOUT 缓冲器被关断。

轻载工作 (SKIP)

MAX1515 可工作在跳脉冲模式，以降低轻载时的电流消耗。将芯片的 SKIP 与 GND 相连即可将其设置为跳脉冲模式。在强制 PWM 模式下，开关频率相对固定，可满足那些要求传导和辐射频率始终保持在一个较窄的频段内的应用的要求。关于如何控制电磁干扰(EMI)的信息可登陆 Maxim 网站：www.maxim-ic.com.cn。跳脉冲模式在轻载下具有动态变化的开关频率，适合于那些要求在轻载下具有高效率的应用。

强制 PWM 模式

将 MAX1515 的 SKIP 与 V_{CC} 相连可使芯片进入低噪声、关断时间恒定的 PWM 模式。这种恒关断时间的 PWM 架构下的开关频率相对恒定(参见输出电流的频率变换部分)。利用单个电阻 R_{TOFF} 设定高边 NMOS 功率开关的关断时间，可使开关频率最高为 1MHz，从而使用户在效率、输出开关噪声、元件尺寸和成本间进行平衡。

强制 PWM 模式是通过延长高边 NMOS 开关的导通时间，从而增加每个周期传送给负载的能量，达到调节输出电压的目的。在每一次关断时间结束时，高边 NMOS 开关都会导通，并一直保持导通状态直到输出正常或通过开关的电流达到 4.2A(限流值)时为止。高边 NMOS 开关关断时，在设定好的关断时间(t_{OFF})内它保持关断状态，同时低边 NMOS 开关导通。低边 NMOS 开关维持导通状态直到 t_{OFF} 结束。由于在 PWM 模式下，总会有一个 NMOS 开关导通，所以电感上的电流是连续的。

低电压、内置开关管、降压型 DDR 调节器

表 3. 工作模式

SHDN	MODE PIN	SKIP	REFOUT BUFFER	STEP-DOWN REGULATOR MODE	STEP-DOWN REGULATOR CURRENT
Low	Low	X	Off, High-Z	Off	Off
Low	High	X	On	Off	Off
High	Low	Low	Off, High-Z	On, non-DDR mode. FB regulates to preset voltage or 0.5V.	Source only. Pulse-skipping mode.
High	Low	High	Off, High-Z	On, non-DDR mode. FB regulates to preset voltage or 0.5V.	Source/sink. Forced-PWM mode.
High	High	Low	On	On, DDR mode. FB regulates to REFIN.	Source/sink. Pulse-skipping mode.
High	High	High	On	On, DDR mode. FB regulates to REFIN.	Source/sink. Forced-PWM mode.

X = 无关。

跳脉冲 (源出模式)

连接 SKIP 到 GND 可允许 MAX1515 自动在两种模式间切换，轻载时工作在高效率的跳脉冲模式，重载下切换到 PWM 模式。当负载电流达到跳脉冲模式门限电流（典型值 800mA）的一半时，芯片将会从 PWM 模式自动切换到跳脉冲模式。

MAX1515 工作在跳脉冲模式时，为了提高效率，开关频率会有所降低。跳脉冲模式下电感电流是断续的，只有当 $V_{FB} < V_{REFIN}$ 时，芯片才会启动一个 LX 开关周期。当 $V_{FB} < V_{REFIN}$ 时，高边 NMOS 开关导通，并维持导通状态直到输出恢复稳定值且开关电流升高到 800mA 的正向跳脉冲模式电流门限 ($I_{SKIP_P} = 800\text{mA}$)。当高边 NMOS 开关闭时，低边 NMOS 同步开关导通，并保持导通状态直到开关电流降至 200mA 的过零电流门限。

跳脉冲 (吸入模式)

当 MAX1515 在 DDR 模式 (MODE = V_{CC}) 下选择跳脉冲工作模式时 (SKIP = GND)，MAX1515 的源出/吸入控制器在输出电压跨越两个源出/吸入滞回门限 ($V_{REFIN} \pm 25\text{mV}$) 时切换工作模式。在跳脉冲源出模式中，MAX1515 对输出纹波电压的谷值进行调节（参见跳脉冲（源出模式）部分）。当输出电压升高到吸入模式门限以上时，MAX1515 进入吸入模式。MAX1515 在吸入模式的每个周期开始时开通低边 NMOS。低边 NMOS 维持导通状态直到到达关断时间 (t_{OFF})。低边 NMOS 关断后，高边 NMOS 导通并

表 4. 输出电压设置

FBSEL0	FBSEL1	OUTPUT VOLTAGE
GND	GND	Adjustable $V_{FB} = V_{REFIN}$
GND	V _{CC}	1.5V
V _{CC}	GND	1.8V
V _{CC}	V _{CC}	2.5V

维持导通状态直到流过开关的电流达到过零电流门限 (-350mA)。只要输出电压低于反馈门限，控制器就会一直处于高阻态。轻载条件下，这会使吸收模式控制器自动跳过一些脉冲。在重载时，输出电压始终高于反馈门限，迫使吸收模式控制器工作于类似强制 PWM 的模式。

跳脉冲电流门限可使吸入模式控制电路自动地在跳脉冲 PFM 和非跳脉冲的 PWM 之间切换。这种机制迫使电感电流的连续和非连续工作模式之间的分界点位于负向跳脉冲电流门限的一半。

非 DDR 模式的输出电压

芯片工作在非 DDR 模式 (MODE = GND, $V_{REFIN} = V_{REF}$) 时，其输出可以预设为 2.5V、1.8V、1.5V 中的一种。将 FB 引脚与输出电压相连，并通过 FBSEL0 和 FBSEL1 的不同设置来选择输出电压，具体设置方式见表 4。若要输

低电压、内置开关管、降压型 DDR 调节器

出可调的电压，可将 FBSEL0 和 FBSEL1 连至 GND，并将 REFIN 端与 REF 和地之间的电阻分压器相接（图 5）。当 $V_{FB} = V_{REFIN}$ 时，可调输出电压达到稳定。 R_B 取 $100\text{k}\Omega$ ， R_A 由下式给出：

$$V_{FB} = V_{REF} \left(\frac{R_B}{R_A + R_B} \right)$$

式中， $V_{REF} = 1.1\text{V}$ 。

REFIN 与 REF 端相连时，芯片内部经过微调的电阻分压网络将输出电压设定为适宜的电平。在预置电压模式下，若 REFIN 端与其它电平相连，输出电压将按比例变化。

DDR 模式的输出电压

在 DDR 模式时 ($\text{MODE} = V_{CC}$)，MAX1515 将 FB 调节到 REFIN 设定的电压。用于 DDR 时，终端电源必须精确跟踪存储器电源电压的一半。图 1 给出了 MAX1515 在应用于 DDR 时的配置。

基准缓冲器 (REFOUT)

$\text{MODE} = V_{CC}$ 时，芯片内部的单位增益放大器的输出为参考输入电压 (V_{REFIN}) 缓冲后的输出，这个跨导放大器必须用不小于 $0.47\mu\text{F}$ 的陶瓷电容来进行补偿，更大的电容会减小放大器的带宽，进而延长输入电压变化时的动态响应时间。即使在加载 $\pm 5\text{mA}$ 的情况下，该缓冲器仍可使动态基准输出保持在输入电压 (V_{REFIN}) 的 $\pm 20\text{mV}$ 范围内。放大器的输出电压范围为 $0.5\text{V} \sim 1.5\text{V}$ 。 $\text{MODE} = \text{GND}$ 时基准缓冲器关闭。

电源好输出 (PGOOD)

PGOOD 是一个连续监视输出电压的窗口比较器的开漏输出。关断和软启动时 PGOOD 为低电平。软启动结束后，只要输出电压在额定电压 $\pm 10\%$ 范围内，PGOOD 即为高阻态。当输出电压下降或上升超过正常电压的 10% 时，芯片接通 MOSFET，使 PGOOD 拉低（见图 2）。在 PGOOD 与 V_{CC} 之间连接一外部上拉电阻可以输出逻辑电平的电压。通常， $100\text{k}\Omega$ 的电阻即可满足大多数应用的需要。

热关断

芯片内含一个热故障保护电路。当结温高于 $+165^\circ\text{C}$ 时，无论 V_{SHDN} 电压如何，温度传感器均会关断芯片。当结温降至 $+150^\circ\text{C}$ 时，芯片方可恢复工作。




图 4. 吸入模式的波形图




图 5. 通过 REFIN 端电阻分压器设定 V_{OUT}

热阻

结到环境热阻 θ_{JA} 在很大程度上取决于与背部裸露焊盘连接的铜箔面积。流过电路板的气流可大大降低 θ_{JA} 。为了达到更好的散热效果，均匀分配连接到 IC 高电流引脚上的敷铜面积。有关 QFN 封装的散热考虑，可参考 Maxim 网站：www.maxim-ic.com.cn。

功耗

MAX1515 的功耗主要来自于两个内部功率开关的传导损耗。控制部分的电源电流和内部开关栅极充、放电所需的平均电流产生的功耗（即开关损耗——PSL）近似为：

$$\text{PSL} = C \times V_{IN}^2 \times f_{SW}$$

低电压、内置开关管、降压型 DDR 调节器




图 6. 最大工作频率与输入电压的关系图

这里，

$$C = 5\text{nF}$$

f_{SW} 为开关频率

两个功率开关管的综合传导损耗 PCL 约为：

$$PCL = I_{OUT}^2 \times R_{NMOS}$$

这里：

I_{OUT} = 负载电流

R_{NMOS} = NMOS 的导通电阻

设计步骤

当应用于普通的 DDR 产品时，可采用表 1 所推荐的元件值，用于其它产品时，推荐值使用的元件值可参见表 5，也可采用下面的步骤来设计：

- 1) 设定所需的 PWM 模式的开关频率。最大工作频率参见图 6。
- 2) 根据要求的输入电压、输出电压和开关频率来设定恒定关断时间。
- 3) 根据关断时间来设定 R_{TOFF} 。
- 4) 根据输出电压、关断时间、电感电流峰-峰值来选择电感。

设定空载开关频率 和关断时间

MAX1515 可以工作在 PWM 模式，此时的开关频率取决于输入电压、输出电压和 R_{TOFF} 的值。 R_{TOFF} 用来设置

表 5. 推荐的元件值 ($I_{OUT} = 3\text{A}$)

V _{IN} (V)	V _{OUT} (V)	f _{PWM} (kHz)	L (μH)	C _{OUT} (μF)	R _{TOFF} (kΩ)
3.3	2.5	400	1.5	100	49.9
3.3	1.8	400	2.2	150	110
3.3	1.5	480	2.2	180	110
3.3	1.2	420	2.2	220	150
2.5	1.8	430	1.2	100	49.9
2.5	1.5	320	1.8	150	110
2.5	1.2	440	1.5	180	110

PWM 模式下高边 NMOS 功率开关的关断时间。依据空载时所需的开关频率，可由下式计算出其关断时间：

$$t_{OFF} = \frac{V_{IN} - V_{OUT}}{f_{PWM} \times V_{IN}}$$

这里：

t_{OFF} = 设定的关断时间

V_{IN} = 输入电压

V_{OUT} = 输出电压

f_{PWM} = 空载开关频率，PWM 模式

R_{TOFF} 的计算公式如下：

$$R_{TOFF} = (t_{OFF} - 0.035\mu\text{s}) \frac{110\text{k}\Omega}{1.00\mu\text{s}}$$

其中 V_{RTOFF} 通常为 1.1V，关断时间为 $0.35\mu\text{s} \sim 4.5\mu\text{s}$ 时推荐的 R_{TOFF} 值为 $33.2\text{k}\Omega \sim 499\text{k}\Omega$ 。

输出电流变化导致的频率变化

PWM 模式下 MAX1515 的工作频率主要取决于 t_{OFF} (由 R_{TOFF} 来设定)、 V_{IN} 和 V_{OUT} ，具体关系见下式：

$$f_{PWM} = \frac{V_{IN} - V_{OUT} - V_{CHG}}{t_{OFF}(V_{IN} - V_{CHG} + V_{DISCHG})}$$

其中：

V_{CHG} = 由高边 FET R_{NMOS} 和电感 DCR 引入的电感充电回路电压降

V_{DISCHG} = 由低边 FET R_{NMOS} 和电感 DCR 引入的电感放电回路电压降

低电压、内置开关管、降压型 DDR 调节器

源出电流时, V_{CHG} 和 V_{DISCHG} 会随源出负载电流的增加而增加, 使电感两端电压降低。这会使频率下降。相反, 吸入电流时, V_{CHG} 和 V_{DISCHG} 随着吸入负载电流而降低, 电感电压增加。根据下式可估计频率的变化量:

$$\Delta f_{PWM} = -\frac{I_{OUT} \times R_{DROP}}{V_{IN} \times t_{OFF}}$$

式中, R_{DROP} 是内部 MOSFET ($40m\Omega$, 典型值) 和电感的电阻。

电感选择

选择电感时需考虑的关键参数有: 电感值 (L) 和峰值电流 (I_{PEAK})。下式中的常量 LIR 是电感交流纹波电流峰峰值与最大直流负载电流的比值。当 LIR 较大时可使电感较小, 但同时也会带来较高的损耗和纹波。将纹波电流与负载电流之比定为 25% ($LIR = 0.25$) 左右可获得尺寸和损耗比较好的平衡, 对应的电感峰值电流是直流负载电流的 1.125 倍:

$$L = \frac{V_{OUT} \times t_{OFF}}{I_{OUT(MAX)} \times LIR}$$

另外, 电感的最小值不能太小, 必须能够保证高边开关闭通时电感电流的爬升速率低于 $1A/\mu s$ 。

$$L_{MIN} \geq (V_{IN(MAX)} - V_{OUT}) \times \frac{1\mu s}{1A}$$

如果采用上式, 满载时电感电流的峰值为 $1.125 \times I_{OUT(MAX)}$, 否则, 峰值电流可计算如下:

$$I_{PEAK} = I_{OUT(MAX)} + \frac{V_{OUT} \times t_{OFF}}{2 \times L}$$

选择电感时, 应选择那些饱和电流不低于电感电流峰值, 而且在选定的工作频率下功耗较低的电感。

输入电容选择

输入滤波电容可以降低源端的峰值电流和噪声。在距离引脚 IN 不到 5mm 的地方接一 $0.1\mu F$ 的低 ESR 和低 ESL 电

容, 用来滤除噪声。根据 RMS 输入纹波电流和额定电压要求选择大尺寸输入电容:

$$I_{RMS} = I_{OUT(MAX)} \left(\frac{\sqrt{V_{OUT}(V_{IN} - V_{OUT})}}{V_{IN}} \right)$$

输出电容选择

输出滤波电容影响输出电压纹波、输出负载瞬态响应及反馈环路的稳定性。考虑到工作稳定性的要求, MAX1515 的最小输出纹波电压应满足 $V_{RIPPLE} \geq 1\% \times V_{OUT}$ 。输出电容的最小 ESR 计算如下:

$$ESR \geq 1\% \times \frac{L}{t_{OFF}}$$

仅仅需要源出电流的应用中, 要想稳定工作也需要选择适当的输出滤波电容。所选的输出滤波电容应满足下式:

$$C_{OUT} \geq \frac{V_{REFIN} \times t_{OFF}}{V_{OUT}} \times 105\mu F/\mu s$$

在 DDR 应用中, 输出滤波电容的大小应取上述公式计算出的电容值的两倍。输出滤波电容的等效串联电阻 (ESR) 必须足够低, 以满足输出纹波和负载瞬态响应要求, 考虑到稳定性要求, ESR 还不能太低。

当输出上的负载变化很大时, 输出电容的取值主要取决于所需 ESR 的大小, 电容的 ESR 必须能够保证负载瞬变时输出电压不会被拉的过低。忽略有限电容引起的电压跌落:

$$R_{ESR} \leq \frac{V_{STEP}}{\Delta I_{OUT(MAX)}}$$

当负载瞬变不很大也不很快时, 输出电容的值通常也取决于需要多大的 ESR 来得到满足要求的输出电压纹波水平。降压控制器的输出纹波电压等于输出电容的 ESR 与总的电感纹波电流之积。因此, 满足纹波要求的 ESR 的最大值为:

$$R_{ESR} \leq \frac{V_{RIPPLE}}{I_{OUT(MAX)} LIR}$$

低电压、内置开关管、降压型 DDR 调节器

实际所需的电容量的大小与满足低 ESR 要求的电容的物理尺寸有关，也和电容器的化学结构有关。因此，通常在选择电容器时依据的是 ESR 和额定电压，而不是容量大小（该原则在选用钽电容、OS-CON、聚合体电容及其它电解电容时均适用）。

瞬态响应

电感的纹波电流同样也会对系统的瞬态响应性能造成影响，在 $V_{IN} - V_{OUT}$ 很低时尤为如此。电感值较低时，电感电流变化就可以更快些，这样当负载突然变化时就可对输出滤波电容上损失的电荷进行补充。最坏情况下输出电压下降值的计算公式如下：

$$V_{SAG} \approx \frac{(\Delta I_{OUT}L + V_{OUT}t_{OFF})^2}{2L \times C_{OUT}(V_{IN} - V_{OUT})} + \frac{V_{OUT}t_{OFF}^2}{2L \times C_{OUT}} + \frac{\Delta I_{OUT}t_{OFF}}{C_{OUT}}$$

式中的 ΔI_{OUT} 是最大负载瞬变。

通常情况下，最大负载瞬变等于最大负载电流 ($\Delta I_{OUT} = I_{LOAD(MAX)}$)。当用做 DDR 终端时，其输出端必须能够源出和吸入电流，这种情况下，实际的峰—峰瞬变电流 (ΔI_{OUT}) 是最大源出电流与最大吸入电流之和：

$$\Delta I_{OUT} = |SOURCE(MAX)| + |SINK(MAX)|$$

由于电感储能，满载到空载瞬变过程中引起的电压过冲可计算如下：

$$V_{SOAR} \approx \frac{(\Delta I_{OUT})^2 L}{2C_{OUT} V_{OUT}}$$

当采用跳脉冲源出/吸入功能时 (MODE = V_{CC}，且 $\overline{SKIP} = GND$)，输出瞬态电压不应超过或低于吸入和源出（分别）检测门限 ($V_{REFIN} \pm 20mV$)。

应用信息

低压差工作

MAX1515 的最大导通时间为 10μs，改善了低压差工作性能。当芯片的输入电压较低时，必须根据最坏情况下的

导通和关断时间计算极限占空比。必须牢记，压差过低的降压调节器的瞬态响应性能很差，必须采用大容量输出电容来进行补偿（参见设计步骤部分中 V_{SAG} 的计算公式）。

当关断期间电感电流的下降量 (ΔI_{DOWN}) 等于导通期间的上升量 (ΔI_{UP}) 时，压差低到极限点。比率 $h = \Delta I_{UP}/\Delta I_{DOWN}$ 代表控制器在负载增大时提高电感电流的能力，它必须大于 1。当 h 接近 1，即压差低到极限值，每个开关周期的电感电流再也无法增加， V_{SAG} 会大大增加，除非使用更多的输出电容。

合理的 h 最小值应为 1.5，在此基础上对 h 值进行调整就可在 V_{SAG} 、输出电容和最小工作电压间进行折衷平衡，以取得最佳效果。 h 值一定时，最小工作电压可由下式计算出：

$$V_{IN(MIN)} = V_{OUT} + V_{CHG} + \frac{h \times t_{OFF} \times (V_{OUT} + V_{DISCHG})}{t_{ON(MAX)}}$$

式中， V_{CHG} 和 V_{DISCHG} 是充、放电回路的分布电压降（参见输出电流变化导致的频率变化部分）。 $t_{ON(MAX)}$ 见 Electrical Characteristics 部分， t_{OFF} 是设定的关断时间。令 $h = 1$ 可计算出输入电压的极小值。

如果计算出来的 $V_{IN(MIN)}$ 大于所需的小输入电压，要想获得满意的 V_{SAG} ，必须减少 t_{OFF} 或增加输出电容。如果预期会在低压差附近工作，则计算出来的 V_{SAG} 必须确保满足瞬态响应要求。

压差设计举例：

$$V_{OUT} = 2.5V$$

$$t_{OFF} = 1\mu s$$

$$V_{CHG} = V_{DISCHG} = 100mV$$

$$h = 1.5$$

$$V_{IN(MIN)} = 2.5V + 0.1V + \frac{1.5 \times 1\mu s \times (2.5V + 0.1V)}{10\mu s}$$

$$= 2.99V$$

输出电压的动态变化

通过改变 REFIN 端的电压，可使 MAX1515 应用于要求输出电压在两点之间动态变化的产品中。通过调节 REFIN 端的电阻分压器，用一个 n 沟道 MOSFET 就可对第二个

低电压、内置开关管、降压型 DDR 调节器




图 7. 动态输出电压

控制器输出电压进行动态调节。其输出电压可由下式计算：

$$V_{OUT(LOW)} = V_{REF} \left(\frac{R_2}{R_1 + R_2} \right)$$

$$V_{OUT(HIGH)} = V_{REF} \left(\frac{R_2 + R_3}{R_1 + R_2 + R_3} \right)$$

当 REFIN 端的电压下降时，要求采用强制 PWM 模式工作，从而保证快速、准确的负向电压变化。由于强制 PWM 模式关闭过零比较器，电感电流可以在轻载时反向，从而能够对输出电容进行快速放电。

当 REFIN 端电压发生跃变时，其输出电压的变化速率受限于电感电流的变化速度、总输出电容、限流值及瞬变期间的负载。电感电流的变化率受限于电感两端的电压和电感值。总输出电容决定了改变输出电压需要多大的电流。REFIN 电压正向变化时，附加的负载电流会降低输出电压的变化速率，而当 REFIN 电压负向变化时，负载电流则会加速输出电压的变化速率。提高限流门限值可以加快输出电压的正向变化。

为了避免触发电源好比较器，基准电压的变化速率必须足够慢，使输出电压 (V_{OUT}) 能够准确跟踪基准电压 (V_{REFIN})。在 REFIN 与 GND 间接一电容可控制 REFIN 电压的变化速度，并滤除噪声。

REFIN 与 GND 间增加电容后，REFIN 电压在两个设置点之间变化的时间常数为 $R_{EQ} \times C_{REFIN}$ ，其中 R_{EQ} 是该电容处的等效并联电阻。如图 7 所示，REFIN 电压正向变化时的时间常数为：

$$\tau_{POS} = \left[\frac{R_1 \times (R_2 + R_3)}{R_1 + R_2 + R_3} \right] C_{REFIN}$$

REFIN 电压负向变化时的时间常数为：

$$\tau_{POS} = \left[\frac{R_1 \times R_2}{R_1 + R_2} \right] C_{REFIN}$$

PC 板布局准则

要想达到所需的输出功率、高效率和低噪声指标，需要对电路板进行精心布局。一个好的电路板布局应做到：采用专门的地平面、元件摆放考究、合理的走线、适当的线宽。可参考 MAX1515 评估板的电路板布局图。

以下要点依重要性递减的顺序给出：

- 1) 应设法将开关电流和大电流的接地环路减至最小。单点连接输入电容地、输出电容地与 PGND，形成的地岛与 GND 单点连接。
- 2) 输入滤波电容与 IN 端的距离不应超过 5mm。连接线载有大电流，线宽不得小于 1mm，优选 2.5mm。
- 3) 与 LX 节点连接的元件彼此之间应尽量靠近，同时也应尽可能靠近器件放置，这样可以降低噪声、阻性损耗和开关损耗。
- 4) 一个专门的地平面对性能的优化非常重要。在大多数应用中，电路位于一个多层板上，建议充分利用四个或更多的层面。顶层和底层用于布线，中间是没有断裂的地平面。应避免大的交流电流穿过地平面。


芯片信息

TRANSISTOR COUNT: 8258

PROCESS: BiCMOS

低电压、内置开关管、 降压型 DDR 调节器

引脚配置




低电压、内置开关管、 降压型 DDR 调节器

封装信息

(本数据资料提供的封装图可能不是最近的规格, 如需最近的封装外型信息, 请查询 www.maxim-ic.com.cn/packages。)

MAX1515



低电压、内置开关管、 降压型 DDR 调节器

封装信息 (续)

(本数据资料提供的封装图可能不是最近的规格, 如需最近的封装外型信息, 请查询 www.maxim-ic.com.cn/packages。)

COMMON DIMENSIONS												EXPOSED PAD VARIATIONS							
PKG REF.	12L 4x4			16L 4x4			20L 4x4			24L 4x4			PKG CODES	D2		E2		DOWN BONDS ALLOWED	
	MIN.	NOM.	MAX.		MIN.	NOM.	MAX.												
A	0.70	0.75	0.80	0.70	0.75	0.80	0.70	0.75	0.80	0.70	0.75	0.80	T1244-2	1.95	2.10	2.25	1.95	2.10	2.25 NO
A1	0.0	0.02	0.05	0.0	0.02	0.05	0.0	0.02	0.05	0.0	0.02	0.05	T1244-3	1.95	2.10	2.25	1.95	2.10	2.25 YES
A2	0.20 REF			T1244-4	1.95	2.10	2.25	1.95	2.10	2.25 NO									
b	0.25	0.30	0.35	0.25	0.30	0.35	0.20	0.25	0.30	0.18	0.23	0.30	T1644-2	1.95	2.10	2.25	1.95	2.10	2.25 NO
D	3.90	4.00	4.10	3.90	4.00	4.10	3.90	4.00	4.10	3.90	4.00	4.10	T1644-3	1.95	2.10	2.25	1.95	2.10	2.25 YES
E	3.90	4.00	4.10	3.90	4.00	4.10	3.90	4.00	4.10	3.90	4.00	4.10	T1644-4	1.95	2.10	2.25	1.95	2.10	2.25 NO
e	0.80 BSC.			0.65 BSC.			0.50 BSC.			0.50 BSC.			T2044-1	1.95	2.10	2.25	1.95	2.10	2.25 NO
k	0.25	-	-	0.25	-	-	0.25	-	-	0.25	-	-	T2044-2	1.95	2.10	2.25	1.95	2.10	2.25 YES
L	0.45	0.55	0.65	0.45	0.55	0.65	0.45	0.55	0.65	0.30	0.40	0.50	T2044-3	1.95	2.10	2.25	1.95	2.10	2.25 NO
N	12			16			20			24			T2444-1	2.45	2.60	2.63	2.45	2.60	2.63 NO
ND	3			4			5			6			T2444-2	1.95	2.10	2.25	1.95	2.10	2.25 YES
NE	3			4			5			6			T2444-3	2.45	2.60	2.63	2.45	2.60	2.63 YES
Jedec Var.	WGGB			WGBC			WGDD-1			WGDD-2			T2444-4	2.45	2.60	2.63	2.45	2.60	2.63 NO

NOTES:

1. DIMENSIONING & TOLERANCING CONFORM TO ASME Y14.5M-1994.
 2. ALL DIMENSIONS ARE IN MILLIMETERS. ANGLES ARE IN DEGREES.
 3. N IS THE TOTAL NUMBER OF TERMINALS.
- ▲** THE TERMINAL #1 IDENTIFIER AND TERMINAL NUMBERING CONVENTION SHALL CONFORM TO JESD 95-1 SPP-012. DETAILS OF TERMINAL #1 IDENTIFIER ARE OPTIONAL, BUT MUST BE LOCATED WITHIN THE ZONE INDICATED. THE TERMINAL #1 IDENTIFIER MAY BE EITHER A MOLD OR MARKED FEATURE.
- ▲** DIMENSION b APPLIES TO METALLIZED TERMINAL AND IS MEASURED BETWEEN 0.25 mm AND 0.30 mm FROM TERMINAL TIP.
- ▲** ND AND NE REFER TO THE NUMBER OF TERMINALS ON EACH D AND E SIDE RESPECTIVELY.
7. DEPOPULATION IS POSSIBLE IN A SYMMETRICAL FASHION.
- ▲** COPLANARITY APPLIES TO THE EXPOSED HEAT SINK SLUG AS WELL AS THE TERMINALS.
9. DRAWING CONFORMS TO JEDEC M0220, EXCEPT FOR T2444-1, T2444-3 AND T2444-4.



Maxim 不对 Maxim 产品以外的任何电路使用负责, 也不提供其专利许可。Maxim 保留在任何时间、没有任何通报的前提下修改产品资料和规格的权利。