多位数的超前进位加法器的进位是并行产生的，大大提高了一算速度。但是随着位数的增加，超前进位逻辑电路越来越复杂。为了解决这一矛盾，设计出了专用的超前进位产生器，用多个超前进位产生器连接，既可扩充位数而又不使逻辑电路太复杂。集成超前进位产生器74182的逻辑图和引脚图分别如下图所示。

对74182的引出端信号说明如下：
74182的输入、输出信号有进位输入端C_n，进位输出端C_n+x、C_n+y
、C_n+z，进位产生输出端F_G（低电平有效）,进位传输输出端F_P（低电平有效），进位产生输入端G₀～G₃（低电平有效），进位传输输入端P₀～P₃（低电平有效）。74182的逻辑功能如下列诸表所示。

74182F_G输出功能表

74182F_P输出功能表

74182C_n+x输出功能表

74182 C_n+y输出功能表

74182 C_n+z输出功能表

根据这些功能表可得到：

16位全超前进位算术/逻辑运算电路图如下所示：