DS971800401
p r e l i m i n 一个 r y
1-1
1
P
RELIMINARY
P
RODUCT
S
PECIFICATION
z80180/z8s180/
1
z8l180 sl1919
E
NHANCED
z180 m
ICROPROCESSOR
特性
■
代号 兼容 和 zilog z80
®
CPU
■
扩展 说明
■
二 chain-linked dma 途径
■
低 电源-向下 模式
■
在-碎片 中断 控制者
■
三 在-碎片 wait-状态 发生器
■
在-碎片 振荡器/发生器
■
expanded mmu 寻址 (向上 至 1 mb)
■
clocked 串行 i/o 端口
■
二 16-位 计数器/计时器
■
二 增强 uarts (向上 至 512 kbps)
■
时钟 speeds: 6, 8, 10, 20, 33 mhz
■
运行 范围: 5v (3.3v@ 20 mhz)
■
运行 温度 范围: 0
°
c 至 +70
°
C
■
-40
°
c 至 +85
°
c 扩展 温度 范围
■
三 包装 样式
– 68-管脚 plcc
– 64-管脚 插件
– 80-管脚 qfp
一般 描述
这 增强 z80180/z8s180/z8l180
™
significantly im-
proves 在 这 previous z80180 模型 当 安静的 供应
全部 backward 兼容性 和 存在 zilog z80 设备.
这 z80180/z8s180/z8l180 now 提供 faster 执行
speeds, 电源 节省 模式, 和 emi 噪音 减少.
这个 增强 z180 设计 也 包含 额外的
特性 增强 至 这 ascis, dmas, 和 i
cc
备用物品 模式 电源 消耗量. 和 这 增加 的
“escc-like” 波特 比率 发生器 (brgs), 这 二 ascis
now 有 这 flexibility 和 能力 至 转移 数据 asyn-
chronously 在 比率 的 向上 至 512 kbps. 在 增加, 这 asci
接受者 有 增加 一个 4-字节 第一 在 第一 输出 (先进先出) 这个
能 是 使用 至 缓存区 新当选的 数据 至 减少 这 inci-
dence 的 overrun errors. 这 dmas 有 被 修改 至
准许 为 一个 “chain-linking” 的 这 二 dma 途径 当
设置 至 引领 它们的 dma requests 从 这 一样 peripherals
设备. 这个 特性 准许 为 非-停止 dma 运作 是-
tween 这 二 dma 途径, 减少 这 数量 的 cpu
intervention (图示 1).
不 仅有的 做 这 z80180/z8s180/z8l180 consume 较少
电源 在 正常的 行动 比 这 previous 模型,
它 有 也 被 设计 和 三 模式 将 至 fur-
ther 减少 这 电源 消耗量. zilog 减少 i
cc
pow-
er 消耗量 在 备用物品 模式 至 一个 最小 的
10
µ
一个 用 stopping 这 外部 oscillators 和 内部的
时钟. 这 睡眠 模式 减少 电源 用 放置 这
cpu 在 一个 “stopped” 状态, 因此 consuming 较少 cur-
rent 当 这 在-碎片 i/o 设备 是 安静的 运行. 这
系统 停止 模式 places 两个都 这 cpu 和 这 在-
碎片 peripherals 在 一个 “stopped” 模式, 因此 减少
电源 消耗量 甚至 更远.
一个 新 时钟 doubler 特性 有 被 执行 在 这
z80180/z8s180/z8l180 设备 那 准许 这 程序-
mer 至 翻倍 这 内部的 时钟 从 那 的 这 外部
时钟. 这个 提供 一个 系统 费用 savings 用 准许
这 使用 的 更小的 费用, 更小的 频率 crystals instead 的
这 高等级的 费用, 和 高等级的 速 oscillators.
这 增强 z180 是 housed 在 80-管脚 qfp, 68-管脚
plcc, 和 64-管脚 插件 包装.
: 点此下载
