4-mb (128k x 32) 流动-通过 同步 sram
CY7C1338F
Cypress 半导体 公司
• 3901 北 第一 街道 • San Jose
,
ca 95134 • 408-943-2600
文档 #: 38-05218 rev. *a 修订 二月 2, 2004
特性
• 128k x 32 一般 i/o
• 3.3v –5% 和 +10% 核心 电源 供应 (v
DD
)
• 2.5v 或者 3.3v i/o 供应 (v
DDQ
)
• 快 时钟-至-输出 时间
— 6.5 ns (133-mhz 版本)
— 7.5 ns (117-mhz 版本)
— 8.0 ns (100-mhz 版本)
— 11.0 ns (66-mhz 版本)
• 提供 高-效能 2-1-1-1 进入 比率
•
用户-可选择的 burst 计数器 支承的 intel
Pentium
interleaved 或者 直线的 burst sequences
• 独立的 处理器 和 控制 地址 strobes
• 同步的 自-安排时间 写
• 异步的 输出 使能
• offered 在 电子元件工业联合会-标准 100-管脚 tqfp 和 119-球
bga 包装
• “zz” 睡眠 模式 选项
函数的 描述
[1]
这 cy7c1338f 是 一个 131,072 x 32 同步的 cache 内存
设计 至 接口 和 高-速 微处理器 和
最小 glue 逻辑. 最大 进入 延迟 从 时钟 上升 是
6.5 ns (133-mhz 版本). 一个 2-bit 在-碎片 计数器 俘获 这
第一 地址 在 一个 burst 和 increments 这 地址 自动地-
cally 为 这 rest 的 这 burst 进入. 所有 同步的 输入
是 gated 用 寄存器 controlled 用 一个 积极的-边缘-triggered
时钟 输入 (clk). 这 同步的 输入 包含 所有
地址, 所有 数据 输入, 地址-pipelining 碎片 使能
(
CE
1
), depth-expansion 碎片 使能 (ce
2
和
CE
3
), burst
控制 输入 (
ADSC
,
ADSP
,
和
ADV
), 写 使能
(
BW
[a:d]
,
和
BWE
), 和 global 写 (
GW
). 异步的
i
nputs 包含 这 输出 使能
(
OE
)
和 这 zz 管脚
.
这 cy7c1338f 准许 也 interleaved 或者 直线的 burst
sequences, 选择 用这 模式 输入 管脚. 一个 高 选择
一个 interleaved burst sequence, 当 一个 低 选择 一个 直线的
burst sequence. burst accesses能 是 initiated 和 这
处理器 地址 strobe (adsp
) 或者 这 cache 控制
地址 strobe (adsc
) 输入. 地址 advancement 是
控制 用 这 地址 advancement (adv
) 输入.
地址 和 碎片 使能 是 注册 在 rising 边缘 的
时钟 当 也 地址 strobe 处理器 (
ADSP
) 或者
地址 strobe 控制 (
ADSC
) 是 起作用的. subsequent
burst 地址 能 是 内部 发生 作 控制 用
这 进步 管脚 (
ADV
).
这 cy7c1338f 运作 从 一个 +3.3v 核心 电源 供应
当 所有 输出 将 运作 和 也 一个 +2.5 或者 +3.3v
供应. 所有 输入 和 输出 是 电子元件工业联合会-标准
jesd8-5-兼容.
便条:
1. 为 best–practices recommendations, 请 谈及 至 这 cypress 应用 便条
系统 设计 指导原则
在 www.cypress.com.
地址
寄存器
BURST
计数器
和 逻辑
CLR
Q1
Q0
使能
寄存器
SENSE
放大器
输出
缓存区
输入
寄存器
记忆
排列
模式
一个
[1:0]
ZZ
a0, a1, 一个
ADV
CLK
ADSP
ADSC
BW
D
BW
C
BW
B
BW
一个
BWE
CE1
CE2
CE3
OE
GW
睡眠
控制
DQ
一个
字节
写 寄存器
DQ
B
字节
写 寄存器
DQ
C
字节
写 寄存器
写 寄存器
DQ
D
字节
DQ
D
字节
写 寄存器
DQ
C
字节
写 寄存器
DQ
B
字节
写 寄存器
DQ
一个
字节
写 寄存器
DQs
逻辑 块 图解
: 点此下载
