scas685e −12月 2002 − 修订 十一月 2004
1
邮递 办公室 盒 655303
•
达拉斯市, 德州 75265
高 效能 1:5 pll 时钟
Synchronizer
二 时钟 输入: vcxo_在 时钟 是
同步 至 ref_在 时钟
synchronizes 发生率 向上 至 800 mhz
(vcxo_在)
支持 five 差别的 lvpecl 输出
各自 输出 频率 是 可选择的 用 x1,
/2, /4, /8, /16
所有 输出 是 同步
整体的 低-噪音 opa 为 外部
低-通过 过滤
效率高的 jitter 放映 从 低 pll
循环 带宽
低-阶段 噪音 典型的
可编程序的 延迟 为 阶段
Adjustments
predivider 循环 bw 调整
spi controllable 分隔 设置
电源-向上 控制 forces lvpecl 输出
至 3-状态 在 vcc
<
1.5 v
3.3-v 电源 供应
有 在 一个 64-管脚 bga 包装
0,8-mm 程度 在 两个都 含铅的-自由 zva 和
含铅的 gva 包装
工业的 温度 范围 –40
°
c 至
85
°
C
描述
这 cdc7005 是 一个 高-效能, 低-阶段 噪音,和 低-skew 时钟 synthesizer 和 jitter cleaner 那
synchronizes 这 电压 控制 结晶 振荡器 (vcxo) 频率 至 这 涉及 时钟. 这
可编程序的 predividers m 和 n 给 一个 高 flexibility 至 这 频率 比率 的 这 涉及 时钟 至 vcxo:
vcxo_在/ref_在= (nxp)/m. 这 vcxo_在 时钟 运作 向上 至 800 mhz. 通过 这 选择 的 外部
VCXO和 循环 过滤 组件, 这 pll 循环 带宽 和 damping 因素 能 是 调整 至 满足 different
系统 (所需的)东西. 各自 的 这 five 差别的 lvpecl 输出 是 可编程序的 用 这 串行 附带的
接口 (spi). 这 spi 准许 单独的 控制 的 频率 和 使能/使不能运转 状态 的 各自 输出. 这
设备 运作 在 3.3-v 环境. 这 建造-在 latches 确保 那 所有 输出 是 同步.
这 cdc7005 是 典型 为 运作 从 –40
°
c 至 85
°
c.
版权
2004, 德州 器械 组成公司的
请 是 知道 那 一个 重要的 注意 涉及 avail能力, 标准 保用单, 和 使用 在 核心的 产品 的
德州 器械 半导体 产品 和 免责声明 附之 呈现 在 这 终止 的 这个 数据 薄板.
终端 assignments
(顶 视图)
ctrl_le
ctrl_
CLK
ctrl_
数据
cp_输出 opa_在 opa_ip
opa_输出
状态_
锁
ref_在 地 地 地 地 地 地 地
i_ref 地
状态_
REF
vcxo_在 地 地 地 地 地
状态_
VCXO
vcxo_在
B
地
Y0 地 地 地 地 地 Y4B
Y0B Y4
NPD Y1 Y1B Y2 Y2B Y3 Y3B NRESET
1 2 3 4 5 6 7 8
一个
B
C
D
E
F
G
H
V
CC
V
CC
V
CC
V
CC
V
CC
V
CC
V
CC
V
CC
V
CC
V
CC
V
CC
V
CC
V
CC
V
CC
AV
CC
AV
CC
AV
CC
AV
CC
AV
CC
: 点此下载
