技术的 数据
msc8103/d
rev. 7 , 1/2004
networking 数字的
信号 处理器
(掩饰 设置 2k87m)
图示 1.
msc8103 块 图解
UTOPIA
其它
Peripherals
MII
TDMs
CPM
mcc / uart / hdlc / transparent /
ethernet / 快 ethernet / atm / scc
PIT
系统 保护
重置 控制
时钟 控制
SIU
8/16-位
Host
SC140
电源
管理
时钟/pll
64-位 xa 数据 总线
128-位 p-总线
64-位 xb 数据 总线
扩展 核心
接口
64-位 local 总线
64-位 系统 总线
核心
•
•
•
串行 接口 和 tsa
3
×
FCC
4
×
SCC
SPI
I2C
2
×
MCC
2
×
SMC
中断
德州仪器mers
波特 比率
并行的 i/o
发生器
控制
双 ported
内存
程序
Sequencer
地址
寄存器
文件
数据 alu
寄存器
文件
地址
ALU
数据
ALU
64/32-位
系统
总线
中断
EOnCE™JTAG
2
×
SDMA
RISC
接口
DMA
Engine
桥
Q2PPC
桥
激励
只读存储器
SRAM
512 kb
128-位 qbus
MEMC
l1 接口
HDI16
MEMC
{
PIC
sic_ext
SIC
中断
这 motorola
msc8103 16-位
数字的 信号
处理器 (dsp) 是 这
第一 成员 的 这
家族 的 dsps 为基础
在 这 sc140 dsp
核心. 这 msc8103 是
offered 在 二 核心
速 水平: 275 和
300 mhz.
这 motorola msc8103 dsp 是 一个 非常 多功能的
设备 那 integrates 这 高-效能 sc140
四-alu (arithmetic 逻辑 单位) dsp 核心 along
和 512 kb 的 内部的 记忆, 一个
communications 处理器 单元 (cpm), 一个
64-位 总线, 一个 非常 有伸缩性的 系统 integration 单位
(siu), 和 一个 16-频道 dma engine 在 一个 单独的
设备. 和 它的 四-alu 核心, 这 msc8103 能
execute 向上 至 四 乘以-accumulate (mac)
行动 在 一个 单独的 时钟 循环. 这 msc8103
cpm 是 一个 32-位 risc-为基础 communications
协议 engine 那 能 网络 至 时间-分隔
多路复用 (tdm) highways, ethernet, 和
异步的 转移 模式 (atm) backbones.
这 msc8103 60x-兼容 总线 接口
facilitates 它的 连接 至 multi-主控 系统
architectures. 这 非常 大 内部的 记忆, 512
kb, 减少 这 需要 为 外部 程序 和
数据 memories. 这 msc8103 提供 1200 dsp
mmacs 效能 使用 一个 内部的 300 mhz
时钟 和 一个 1.6 v 核心 和 独立 3.3 V
输入/输出 (i/o).
图示 1
显示 一个 块
图解 的 这 msc8103 处理器.
what’s 新?
rev. 7 包含 这
下列的 改变:
• updated 时钟 范围 在
Tabl e2-11
.
: 点此下载
