特性
➤
整体的 sram, real-时间
时钟, 结晶, 电源-失败 控制
电路, 和 电池
➤
real-时间 时钟 counts 秒
通过 年 在 BCD format
➤
内存-像 时钟 进入
➤
管脚-兼容 和 工业-
标准 32K x 8 SRAMs
➤
Unlimited 写 循环
➤
10-年 最小 数据 保持
和 时钟 运作 在 这 ab-
sence 的 电源
➤
自动 电源-失败 碎片 dese-
lect 和 写-保护
➤
软件 时钟 校准 为
更好 比 1 分钟 每 month
精度
➤
10% 容忍 的 V
CC
为 写-
保护
一般 描述
这 bq4830Y RTC 单元 是 一个 非-
易变的 262,144-位 SRAM organ-
ized 作 32,768 words 用 8 位 和
一个 integral accessible real-时间
时钟.
这 设备 结合 一个 内部的
lithium 电池, quartz 结晶, 时钟
和 电源-失败 碎片, 和 一个 全部
CMOS SRAM 在 一个 塑料 28-管脚
插件 单元. 这 RTC 单元 di-
rectly 替代 工业-标准
SRAMs 和 也 合适的 在 许多
非易失存储器 和 可擦可编程只读存储器 插座
没有 任何 必要条件 为 特定的
写 定时 或者 限制 在 这
号码 的 写 循环.
寄存器 为 这 real-时间 时钟 和
时钟 校准 是 located 在 regis-
ters 7FF8h–7FFFh 的 这 记忆 ar-
ray.
这 时钟 寄存器 是 双-端口
读/写 SRAM locations 那 是
updated once 每 第二 用 一个 时钟
控制 电路 从 这 内部的
时钟 counters. 这 双-端口 regis-
ters 准许 时钟 updates 至 出现
没有 interrupting 正常的 进入
至 这 rest 的 这 SRAM 排列.
这 bq4830Y 也 包含 一个 电源
失败-发现 电路. 这 电路 dese-
lects 这 设备 whenever V
CC
falls
在下 容忍, 供应 一个 高 de-
gree 的 数据 安全. 这 电池 是
用电气 分开的 当 运输
从 这 工厂 至 提供 maxi-
mum 电池 capacity. 这 电池
仍然是 disconnected 直到 这 第一
应用 的 V
CC
.
1
bq4830Y
1
pn483001.eps
28-管脚 插件 单元
2
3
4
5
6
7
8
28
27
26
25
24
23
22
21
9
10
20
19
11
12
18
17
13
14
16
15
V
CC
我们
一个
13
一个
8
一个
9
一个
11
OE
一个
10
CE
DQ
7
DQ
6
DQ
5
DQ
4
DQ
3
一个
14
一个
12
一个
7
一个
6
一个
5
一个
4
一个
3
一个
2
一个
1
一个
0
DQ
0
DQ
1
DQ
2
V
SS
sept. 1996 B
管脚 连接
管脚 Names
一个
0
–A
14
地址 输入
CE 碎片 使能
我们 写 使能
OE 输出 使能
DQ
0
–DQ
7
数据 在/数据 输出
V
CC
+5 伏特
V
SS
地面
RTC 单元 和 32Kx8 NVSRAM
: 点此下载
