管脚 函数
hstl_clk, /hstl_clk 差别的 hstl 输入
lvpecl_clk, /lvpecl_clk 差别的 lvpecl 输入
clk_sel 输入 clk 选择 (lvttl)
OE 输出 使能 (lvttl)
Q
0
-q
8
, /q
0
-/q
8
差别的 hstl 输出
地 地面
V
CCI
V
CC
核心
V
CCO
V
CC
输出
特性
■
3.3v 核心 供应, 1.8v 输出 供应 为 减少
电源
■
lvpecl 和 hstl 输入
■
9 差别的 hstl (低-电压 摆动) 输出 pairs
■
hstl 输出 驱动 50
Ω
至 地面 和 非
补偿 电压
■
500mhz 最大 时钟 频率
■
低 部分-至-部分 skew (200ps 最大值.)
■
低 管脚-至-管脚 skew (50ps 最大值.)
■
有 在 32-管脚 tqfp 包装
这 sy89809l 是 一个 高-效能 总线 时钟 驱动器
和 9 差别的 hstl (高-速 transceiver 逻辑)
输出 pairs. 这 部分 是 设计 为 使用 在 低-电压
(3.3v/1.8v) 产品 这个 需要 一个 大 号码 的
输出 至 驱动 precisely 排整齐, ultralow skew 信号 至
它们的 destination. 这 输入 是 多路复用 从 也 hstl
或者 lvpecl (低-电压 积极的-发射级-结合 逻辑)
用 这 clk_sel 管脚. 这 输出 使能 (oe) 是
同步的 所以 那 这 输出 将 仅有的 是 使能/
无能 当 它们 是 already 在 这 低 状态. 这个
避免 任何 chance 的 generating 一个 runt 时钟 脉冲波 当
这 设备 是 使能/无能 作 能 发生 和 一个
异步的 控制.
这 sy89809l 特性 低 管脚-至-管脚 skew (50ps 最大值.)
和 低 部分-至-部分 skew (200ps 最大值.)—performance
先前 unachievable 在 一个 标准 产品 having 此类
一个 高 号码 的 输出. 这 sy89809l 是 有 在 一个
单独的 空间 节省 包装, enabling 一个 更小的 整体的 费用
解决方案.
管脚 配置
3.3v 1:9 高-效能,
低-电压
总线 时钟 驱动器
描述
ClockWorks™
SY89809L
管脚 names
逻辑 标识
产品
■
高-效能 pcs
■
Workstations
■
并行的 处理器-为基础 系统
■
其它 高-效能 computing
■
Communications
32 31 30 29 28 27 26 25
9 10111213141516
1
2
3
4
5
6
7
8
24
23
22
21
20
19
18
17
VCCI
hstl_clk
hstl_clk
clk_sel
lvpecl_clk
lvpecl_clk
地
OE
VCCO
Q3
Q3
Q4
Q4
Q5
Q5
VCCO
VCCO
Q0
Q0
Q1
Q1
Q2
Q2
VCCO
VCCO
Q8
Q8
Q7
Q7
Q6
顶 视图
TQFP
t32-1
Q6
VCCO
clk_sel
hstl_clk
hstl_clk
lvpecl_clk
lvpecl_clk
OE
0
1
9
9
Q0
–
Q8
Q0
–
Q8
LEN
D
Q
1
rev.: 一个 amendment: /0
公布 日期: march 2000
: 点此下载
