1
数据 薄板 acquired 从 harris 半导体
SCHS121D
特性
• 缓冲 输入
• 典型 传播 延迟: 10ns 在 v
CC
= 5v,
C
L
= 15pf, t
一个
= 25
o
C
• 输出 (在 温度 范围)
- 标准 输出 . . . . . . . . . . . . . . . 10 lsttl 负载
- 总线 驱动器 输出 . . . . . . . . . . . . . 15 lsttl 负载
• 宽 运行 温度 范围 . . . -55
o
c 至 125
o
C
• 保持平衡 传播 延迟 和 转变 时间
• significant 电源 减少 对照的 至 lsttl
逻辑 ics
• hc 类型
- 2v 至 6v 运作
- 高 噪音 免除: n
IL
= 30%, n
IH
= 30% 的 v
CC
在 v
CC
= 5v
• hct 类型
- 4.5v 至 5.5v 运作
- 直接 lsttl 输入 逻辑 兼容性,
V
IL
= 0.8v (最大值), v
IH
= 2v (最小值)
- cmos 输入 兼容性, i
l
≤
1
µ
一个 在 v
OL
, v
OH
引脚
cd54hc30, cd54hct30 (cerdip)
cd74hc30 (pdip, soic, sop, tssop)
cd74hct30 (pdip, soic)
顶 视图
描述
这 ’HC30 和 ’HCT30 各自 包含 一个 8-输入 与非 门
在 一个 包装. 它们 提供 这 系统 设计者 和 这
直接 implementation 的 这 积极的 逻辑 8-输入 与非
函数. 逻辑 门 utilize 硅 门 CMOS 技术 至
达到 运行 speeds 类似的 至 LSTTL 门 和 这
低 电源 消耗量 的 标准 CMOS 整体的 cir-
cuits. 所有 设备 有 这 能力 至 驱动 10 LSTTL 负载.
这 HCT 逻辑 家族 是 functionally 管脚 兼容 和 这
标准 ls 逻辑 家族.
一个
B
C
D
E
F
地
V
CC
NC
H
G
NC
NC
Y
1
2
3
4
5
6
7
14
13
12
11
10
9
8
订货 信息
部分 号码
温度 范围
(
o
c) 包装
CD54HC30F3A -55 至 125 14 ld cerdip
CD54HCT30F3A -55 至 125 14 ld cerdip
CD74HC30E -55 至 125 14 ld pdip
CD74HC30M -55 至 125 14 ld soic
CD74HC30MT -55 至 125 14 ld soic
CD74HC30M96 -55 至 125 14 ld soic
CD74HC30NSR -55 至 125 14 ld sop
CD74HC30PW -55 至 125 14 ld tssop
CD74HC30PWR -55 至 125 14 ld tssop
CD74HC30PWT -55 至 125 14 ld tssop
CD74HCT30E -55 至 125 14 ld pdip
CD74HCT30M -55 至 125 14 ld soic
CD74HCT30MT -55 至 125 14 ld soic
CD74HCT30M96 -55 至 125 14 ld soic
便条: 当 订货, 使用 这 全部 部分 号码. 这 suffixes 96
和 R denote 录音带 和 卷轴. 这 suffix T denotes 一个 小-quantity
卷轴 的 250.
提醒: 这些 设备 是 敏感的 至 静电的 释放. 用户 应当 follow 恰当的 ic 处理 程序.
版权
©
2003, 德州 器械 组成公司的.
cd54/74hc30,
cd54/74hct30
高 速 cmos 逻辑
8-输入 与非 门
[ /标题
(cd54h
c30,
CD74H
c30,
CD74H
ct30)
/主题
(高
速
CMOS
逻辑 8-
8月 1997 - 修订 九月 2003
: 点此下载
