64k x 32 同步的-pipelined cache 内存
CY7C1329
Cypress 半导体 公司
• 3901 北 第一 街道 • San Jose • ca 95134 • 408-943-2600
8月 6, 1999
特性
• 支持 133-mhz 总线 为 pentium® 和 powerpc™
行动 和 零 wait states
• 全部地 注册 输入 和 输出 为 pipelined
运作
• 64k x 32 一般 i/o architecture
• 单独的 3.3v 电源 供应
• 快 时钟-至-输出 时间
— 4.2 ns (为 133-mhz 设备)
— 5.5 ns (为 100-mhz 设备)
— 7.0 ns (为 75-mhz 设备
• 用户-可选择的 burst 计数器 支承的 intel®
pentium interleaved 或者 直线的 burst sequences
• 独立的 处理器 和 控制 地址 strobes
• 同步的 自-安排时间 写
• 异步的 输出 使能
• 电子元件工业联合会-标准 100 tqfp 引脚
• “zz” 睡眠 模式 选项 和 停止 时钟 选项
函数的 描述
这 cy7c1329 是 一个 3.3v, 64k 用 32 同步的-pipelined
cache sram 设计 至 支持 零 wait 状态 secondary
cache 和 minimal glue 逻辑.
所有 同步的 输入 通过 通过 输入 寄存器 控制
用 这 rising 边缘 的 这 时钟. 所有 数据 输出 通过 通过
输出 寄存器 控制 用 这 rising 边缘 的 这 时钟. 最大值-
imum 进入 延迟 从 这 时钟 上升 是 4.2 ns (133-mhz
设备).
这 cy7c1329 支持 也 这 interleaved burst se-
quence 使用 用 这 intel pentium 处理器 或者 一个 直线的 burst
sequence 使用 用 processors 此类 作 这 powerpc. 这 burst
sequence 是 选择 通过 这 模式 管脚. accesses 能
是 initiated 用 asserting 也 这 处理器 地址 strobe
(adsp
) 或者 这 控制 地址 strobe (adsc) 在 时钟 上升.
地址 advancement 通过 这 burst sequence 是 con-
trolled 用 这 adv
输入. 一个 2-位 在-碎片 wraparound burst
计数器 俘获 这 第一 地址 在 一个 burst sequence 和
automatically increments 这 地址 为 这 rest 的 这 burst
进入.
字节 写 行动 是 qualified 和 这 四 字节 写
选择 (bw
[3:0]
) 输入. 一个 global 写 使能 (gw) overrides
所有 字节 写 输入 和 写 数据 至 所有 四 字节. 所有 写
是 安排 和 在-碎片 同步的 自-安排时间 写 cir-
cuitry.
三 同步的 碎片 选择 (ce
1
, ce
2
, ce
3
) 和 一个
异步的 输出 使能 (oe
) 提供 为 容易 bank se-
lection 和 输出 三-状态 控制. 在 顺序 至 提供 prop-
er 数据 在 depth expansion, oe
是 masked 在 这 第一
时钟 的 一个 读 循环 当 emerging 从 一个 deselected 状态.
intel 和 pentium 是 注册 商标 的 intel 公司.
powerpc 是 一个 商标 的 ibm 公司.
CLK
ADV
ADSC
一个
[15:0]
GW
BWE
BW
3
BW
2
BW
1
BW
0
CE
1
CE
3
CE
2
OE
ZZ
BURST
计数器
dq[31:24]
BYTEWRITE
寄存器
地址
寄存器
D
Q
输出
寄存器
输入
寄存器
64KX32
记忆
排列
CLK
CLK
Q
0
Q
1
Q
D
CE
CE
CLR
睡眠
控制
dq[23:16]
BYTEWRITE
寄存器
D Q
DQ
dq[15:8]
BYTEWRITE
寄存器
dq[7:0]
BYTEWRITE
寄存器
D Q
使能
寄存器
D
Q
CE
CLK
使能 延迟
寄存器
D Q
CLK
32 32
16
14
14
16
(一个
[1:0]
)
2
模式
ADSP
逻辑 块 图解
DQ
[31:0]
: 点此下载
