alliance 半导体
2575 augustine 驱动
●
santa clara, ca 95054
●
p: 408-855-4900
●
f: 408-855-4999
●
www.alsc.com
AS90L10208
january 2004
hypertransport-至-pci/pci-x 桥
alliance 半导体 confidential
Overview
这 as90l10208 是 一个 高 效能 第三 一代
hypertransport™-至-pci/pci-x 桥 有能力 的 transferring
数据 在 这 ht host 端口 和 这 其它 ht 端口 或者 这
pci/pci-x 端口. 它 是 设计 为 带宽-hungry 和
效能-intensive 产品 在 communications,
networking, servers, 和 存储 系统.
这 next 一代 as90l10208
ht-至-pci/pci-x 桥
expands 这 possibilities 的 today’s 系统 architects 用
供应 ht-为基础 设计 选项 从不 可能 在之前. 各自
ht 端口 运作 在 一个 频率 的 向上 至 800 mhz ddr 为 两个都
transmit 和 receive 方向 和 sustains 一个 总的 aggregate
带宽 向上 至 25.6 gbps 每 8-位 双向的 ht 端口. 各自
as90l10208 ht 端口 能 是 2, 4, 或者 8 位 宽 在 两个都 transmit
和 receive 方向.
as90l10208 支持 一个 64-位, pci/pci-x1.0b
configurable 端口. 一个 fairness algorithm allocates 带宽
among 设备, 因此 eliminating starvation 的 bridges 在 这
终止 的 这 chain. 向上 至 31 设备 能 是 daisy-chained 至 build
高等级的 capacity 系统 和 多样的 pci/pci-x buses 和 ht-
为基础 peripherals.
关键 特性
二 双向的 8-位 hypertransport 接口:
•
支持 200, 300, 400, 500, 600 和 800 mhz ddr (double
数据 比率) 为 顶峰 带宽 的 3.2gb/s 每 8-位 双向的
ht 端口
•
支持 动态 频率 reprogramming
遵守 和 hypertransport 1.05 接口 规格.
tunnels 在 这 二 hypertransport 接口.
非 协议-induced 最大 hypertransport link 长度, 这个
准许 系统 designers 至 优化 速 vs. 距离.
这 ht 接口 支持 双-hosted chain.
一个 64-位 configurable pci/pci-x1.0 端口:
•
1 x 64 位, 向上 至 66 mhz pci 2.2 或者 向上 至 133 mhz pci-x 1.0b
•
2 x 32 位, 向上 至 66 mhz pci 2.2 或者 向上 至 133 mhz pci-x 1.0b
遵守 和 pci local 总线 规格, rev. 2.2
支持 和 parity 和 错误 checking 特性.
支持 daisy-chaining 向上 至 31 设备. 这 带宽 是
shared among 这 设备 使用 一个 fairness algorithm.
建造-在 二-水平的 pci arbiter 和 支持 为 向上 至 六 设备
•
能 也 是 配置 至 支持 一个 外部 arbiter.
3.3 v pci i/o 和 5 v tolerant i/os.
superset 寄存器 兼容 和 这 sp1011 至 leverage 这
一样 软件 驱动器
con 是 配置 至 emulate 一个 单独的 或者 一个 双 sp1011 设备
transaction forwarding 为 这 下列的 commands:
•
所有 i/o 和 记忆 commands
•
类型 1 至 类型 1 配置 commands (downstream 仅有的)
•
类型 1 至 类型 0 配置 commands (downstream 仅有的)
evaluation 板 有 和 firmware 和 软件 驱动器.
1.8 v 核心, 1.2 v ht io, 3.3 v pci/pci-x io.
jtag 端口.
设备 块 图解
press 释放
configurable pci 端口
•
1x 64-位, 66mhz pci 或者 133mhz pci-x 1.0b
•
2x 32-位, 66mhz pci 或者 133mhz pci-x 1.0b
Rx
PHY
Tx
PHY
Rx
先进先出
link 接口
rx 缓存区
Tx
先进先出
link 接口
小包装板盒 发生器
Rx
PHY
Tx
PHY
Rx
先进先出
link 接口
rx 缓存区
Tx
先进先出
link 接口
小包装板盒 发生器
pci 接口
ht1.05 接口 ht1.05 接口
8-位 ht
@ 800mhz
8-位 ht
@ 800mhz
configurable pci 端口
•
1x 64-位, 66mhz pci 或者 133mhz pci-x 1.0b
•
2x 32-位, 66mhz pci 或者 133mhz pci-x 1.0b
Rx
PHY
Tx
PHY
Rx
先进先出
link 接口
rx 缓存区
Tx
先进先出
link 接口
小包装板盒 发生器
Rx
PHY
Tx
PHY
Rx
先进先出
link 接口
rx 缓存区
Tx
先进先出
link 接口
小包装板盒 发生器
pci 接口
ht1.05 接口 ht1.05 接口
8-位 ht
@ 800mhz
8-位 ht
@ 800mhz
: 点此下载
