©1999 国家的 半导体 公司
rev. 3.05 将 27, 1999
CLC5902
双 数字的 tuner/agc
将 1999
N
CLC5902
双 数字的 tuner/agc
0
0
一般 overview
这 clc5902 双 数字的 tuner/agc ic 是 一个 二 频道 数字的
downconverter (ddc) 和 整体的 自动 增益 控制
(agc). 这 clc5902 是 一个 关键 组件 在 这 diversity
接受者 chipset (drcs) 这个 包含 一个 clc5902 双
数字的 tuner/agc, 二 clc5956 12-位 相似物-至-数字的
转换器 (adcs), 和 二 clc5526 digitally 控制 能变的
增益 放大器 (dvgas). 一个 块 图解 为 一个 diversity
接受者 chipset 为基础 narrowband communications 系统 是
显示 在 图示 1. 这个 系统 准许 直接 如果 抽样 的 信号
向上 至 300mhz 为 增强 接受者 效能 和 减少
系统 costs.
这 clc5902 提供 高 动态 范围 数字的 tuning 和
过滤 为基础 在 hard-连线的 数字的 信号 处理 (dsp)
技术. 各自 频道 有 独立 tuning, 阶段 补偿, 和
增益 settings. 频道 过滤 是 执行 用 一个 序列 的 三
过滤. 这 第一 是 一个 4-平台 倾泻 积分器 comb (cic) 过滤
和 一个 可编程序的 decimation 比率 从 8 至 2048. next 那里
是 二 symmetric fir 过滤, 一个 21-tap 和 一个 63-tap, 两个都 和
可编程序的 coefficients. 这 第一 fir 过滤 decimates 这 数据
用 2, 这 第二 fir decimates 用 也 2 或者 4. 频道 过滤
带宽 在 52msps 范围 从 ±650khz 向下 至 ±1.3khz.
这 clc5902’s agc 控制 monitors 这 模数转换器 输出 和
控制 这 模数转换器 输入 信号 水平的 用 调整 这 dvga 设置.
agc 门槛, deadband+hysteresis, 和 这 循环 时间 常量
是 用户 定义. 总的 动态 范围 的 更好 比 120db 全部-
规模 信号 至 噪音 能 是 达到 和 这 diversity 接受者
chipset.
图示 1 diversity 接受者 chipset 块 图解
DVGA
模数转换器
如果 一个
serialouta/b
SerialOutB
SCK
SFS
RDY
LC
DVGA
模数转换器
如果 b
LC
paralleloutput[15..0]
ParallelOutputEnable
parallelselect[2..0]
双 数字的
CLC5526 CLC5956 CLC5902
CLK
Tuner/AGC
12
4
12
特性
n
52msps 运作
n
二 独立 途径 和
14-位 输入
n
更好 比 100 db image rejec-
tion
n
更好 比 100 db spurious 自由
动态 范围
n
0.02 hz tuning 决议
n
用户 可编程序的 agc
n
频道 过滤 包含 一个 fourth
顺序 cic followed 用 21-tap 和
63-tap symmetric firs
n
fir 过滤 处理 21-位 数据
和 16-位 可编程序的 coeffi-
cients
n
有伸缩性的 输出 formats 包含
12-位 floating 要点 或者 8, 16, 24,
和 32 位 fixed 要点
n
串行 和 并行的 输出 端口
n
jtag boundary scan
n
8-位 微处理器 接口
n
380mw/频道, 52 mhz, 3.3v
n
128 管脚 pqfp 包装
产品
n
cellular basestations
n
satellite 接受者
n
无线的 local 循环 接受者
n
数字的 communications
: 点此下载
