CDC318
1-线条 至 18-线条 时钟 驱动器
和 i
2
c 控制 接口
scas587b – january 1997 – 修订 march 1998
1
邮递 办公室 盒 655303
•
达拉斯市, 德州 75265
D
高-速, 低-skew 1-至-18 时钟 缓存区
为 同步的 dram (sdram) 时钟
buffering 产品
D
输出 skew, t
sk(o)
, 较少 比 250 ps
D
脉冲波 skew, t
sk(p)
, 较少 比 650 ps
D
支持 向上 至 四 unbuffered sdram
双 inline 记忆 modules (dimms)
D
I
2
c 串行 接口 提供 单独的
使能 控制 为 各自 输出
D
运作 在 3.3 v
D
distributed v
CC
和 地面 管脚 减少
切换 噪音
D
静电释放 保护 超过 2000 v 每
mil-标准-883, 方法 3015
D
packaged 在 48-管脚 shrink 小 外形
(dl) 包装
描述
这 cdc318 是 一个 高-效能 时钟 缓存区
那 distributes 一个 输入 (一个) 至 18 输出 (y) 和
最小 skew 为 时钟 分发. 这 cdc318
运作 从 一个 3.3-v 电源 供应, 和 是
典型 为 运作 从 0
°
c 至 70
°
c.
这 设备 提供 一个 标准 模式
(100k-位/s) i
2
c 串行 接口 为 设备
控制. 这 implementation 是 作 一个 从动装置/接受者.
这 设备 地址 是 指定 在 这 i
2
c 设备
地址 表格. 两个都 的 这 i
2
c 输入 (sdata 和
sclock) 提供 整体的 pullup 电阻器
(典型地 140 k
Ω
) 和 是 5-v tolerant.
三 8-位 i
2
c 寄存器 提供 单独的 使能 控制 为 各自 的 这 输出. 所有 输出 default 至 使能
在 powerup. 各自 输出 能 是 放置 在 一个 无能 模式 和 一个 低-水平的 输出 当 一个 低-水平的 控制 位
是 写 至 这 控制 寄存器. 这 寄存器 是 写 仅有的 和 必须 是 accessed 在 sequential 顺序 (i.e.,
随机的 进入 的 这 寄存器 是 不 supported).
这 cdc318 提供 3-状态 输出 为 测试 和 debugging 目的. 这 输出 能 是 放置 在 一个
高-阻抗 状态 通过 这 输出-使能 (oe) 输入. 当 oe 是 high, 所有 输出 是 在 这 运算的 state.
当 oe 是 低, 这 输出 是 放置 在 一个 高-阻抗 状态. oe 提供 一个 整体的 pullup 电阻.
版权
1998, 德州 器械 组成公司的
生产 数据 信息 是 电流 作 的 发行 日期.
产品 遵从 至 规格 每 这 条款 的 德州 器械
标准 保用单. 生产 处理 做 不 必然地 包含
测试 的 所有 参数.
请 是 知道 那 一个 重要的 注意 涉及 有效性, 标准 保用单, 和 使用 在 核心的 产品 的
德州 器械 半导体 产品 和 免责声明 附之 呈现 在 这 终止 的 这个 数据 薄板.
dl 包装
(顶 视图)
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
NC
NC
V
CC
1Y0
1Y1
地
V
CC
1Y2
1Y3
地
一个
V
CC
2Y0
2Y1
地
V
CC
2Y2
2Y3
地
V
CC
5Y0
地
V
CC
SDATA
NC
NC
V
CC
4Y3
4Y2
地
V
CC
4Y1
4Y0
地
OE
V
CC
3Y3
3Y2
地
V
CC
3Y1
3Y0
地
V
CC
5Y1
地
地
SCLOCK
nc – 非 内部的 连接
intel 是 一个 商标 的 intel 公司
: 点此下载
