低 skew
时钟 缓存区
传真 id: 3516
CY7B9910
CY7B9920
Cypress 半导体 公司
• 3901 北 第一 街道 • San Jose • CA 95134 • 408-943-2600
十一月 1994 – 修订 july 7, 1997
1CY7B9920
特性
• 所有 输出 skew <100 ps 典型 (250 最大值.)
• 15- 至 80-mhz 输出 运作
• 零 输入 至 输出 延迟
• 50% 职责-循环 输出
•
输出 驱动 50
Ω
terminated 线条
• 低 运行 电流
• 24-管脚 soic 包装
• jitter:<200 ps 顶峰 至 顶峰, <25 ps rms
• 兼容 和 pentium™-为基础 processors
函数的 描述
这 cy7b9910 和 cy7b9920 低 skew 时钟 buffers 提供
低-skew 系统 时钟 分发. 这些 多样的-输出
时钟 驱动器 优化 这 定时 的 高-效能comput-
er 系统. 第八 单独的 驱动器 能 各自 驱动 terminated
传递 线条 和 阻抗 作 低 作 50
Ω
当 deliv-
ering minimal 和 指定 输出skews 和 full-摆动 逻辑
水平 (cy7b9910 ttl 或者 cy7b9920 cmos).
这 完全地 整体的 pll 准许 “zero delay” 能力.
外部 分隔 capability, 联合的 和 这 内部的 pll, 准许
分发 的 一个 低-频率 时钟 那 能 是 multiplied 用 virtu-
ally 任何 因素 在 这 时钟 destination. 这个 facility 降低 时钟
分发 difficulty 当 准许 最大 系统 时钟 速
和 flexibility.
块 图解 描述
阶段 频率 探测器 和 过滤
这些二 blocks接受 输入 从这 涉及 频率
(ref) 输入 和 这 feedback(fb) 输入 和generate correc-
tion 信息 至 控制 这 频率 的 这 电压-con-
trolled 振荡器 (vco).这些 blocks, along 和 这 vco,
表格 一个 阶段-锁 循环 (pll)那 tracks 这 新当选的
ref 信号.
VCO
这 vco accepts 相似物 控制 输入 从 这 pll filter
块 和 发生 一个 频率. 这 运算的 范围 的 这
vco 是 决定 用 这 fs 控制 管脚.
测试 模式
这 测试 输入 是 一个 三-水平的 输入. 在 正常的 系统 oper-
ation, 这个 管脚 是 连接 至 地面, 准许 这
cy7b9910/cy7b9920 至 运作 作 explained 在之上. (为
测试 目的, 任何 的 这 三-水平的 输入 能 有 一个 re-
movable 跳越者 至 地面, 或者 是 系 低 通过 一个 100
Ω
电阻. 这个 将 准许 一个 外部 tester 至 改变 这 状态 的
这些 管脚.)
如果 这 测试 输入 是 强迫 至它的 mid 或者 高 状态, 这 device
将 运作 和 它的 内部的 阶段-locked 循环 disconnected,
和 输入 水平 有提供的 至 ref将 直接地 控制 所有 输出.
相关的 输出 至 输出 功能 是 这 一样 作 在 正常的
模式.
pentium 是 一个 商标 的 intel 公司.
逻辑 块 图解 管脚 配置
7B9910–1
7B9910–2
测试
FB
REF
电压
控制
振荡器
FS
Q0
过滤
阶段
FREQ
DET
Q4
Q2
REF
V
CCQ
FS
NC
V
CCQ
V
CCN
Q0
Q1
地
Q3
V
CCN
地
测试
NC
地
V
CCN
Q7
Q6
地
Q5
V
CCN
FB
SOIC
顶 视图
1
2
3
4
5
6
7
8
9
10
11
12
15
16
17
18
19
20
24
23
22
21
13
14
7B9910
7B9920
Q1
Q2
Q3
Q4
Q5
Q6
Q7
: 点此下载
