78P7200
e3/ds3/sts-1
线条 接口 单位
数据 薄板
页: 1 的 11
©
2005 teridian 半导体 公司
rev 3.0
july 2005
描述
这 78p7200 是 一个 线条 接口 transceiver ic
将 为 sts-1 (51.84 mbit/s), ds3 (44.736
mbit/s) 和 e3 (34.368 mbit/s) 产品. 这
接受者 有 一个 非常 宽 动态 范围 和 是
设计 至 接受 也 hdb3 或者 b3zs-encoded
alternate-mark 倒置 (ami) 输入; 它 提供
cmos 逻辑 水平的 时钟, 积极的 数据, 负的 数据
和 低-水平的 信号 探测器 输出. 一个 在-碎片
equalizer 改进 这 intersymbol 干扰
容忍 在 这 receive path. 这 传输者
converts cmos 逻辑 水平的 时钟, 积极的 数据 和
负的 数据 输入 信号 在 ami 脉冲 的 这
适合的 shape 为 传递. 一个 线条 buildout
(lbo) equalizer 将 是 选择 至 shape 这
优于 脉冲 为 shorter 线条 长度. 这
78p7200 需要 一个 单独的 5 volt 供应 和 是
有 在 一个 表面 挂载 包装.
特性
•
单独的 碎片 transmit 和 receive 接口 为
sts-1 (51.84 mbit/s), e3 (34.368 mbit/s) 或者 ds3
(44.736 mbit/s) 产品
•
在-碎片 receive equalizer
•
唯一的 时钟 恢复 电路, 需要 非
crystals, tuned 组件 或者 外部 时钟
•
可选择的 transmit 线条 buildout (lbo) 至
accommodate shorter 线条 长度
•
一致的 和 ansi t1.102-1993, bellcore tr-
nwt-000499 和 gr-253-核心, itu-t g.703
和 g.823_1991
•
低-水平的 输入 信号 indication
•
有 在 一个 28 plcc 表面 挂载 包装
•
-40°c 至 +85°c 运行 范围
块 图解
低-水平的 信号
发现
时钟 恢复
数据
发现
RVcc
RFO
TVcc
OPT!
TCLK
TPOS
TNEG
DGND
RNEG
RPOS
DVcc
RCLK
LOWSIG
RLF2
信号
Acquisition
输出
驱动器,
线条
Buildout
OPT@
RLF1
LBO
脉冲波
Shaper
脉冲波
发生器
CLF1
RVcc
eq.
RVcc
CPD
输入
输出
LIN+
lin-
LOUT+
lout-
: 点此下载
