Pentium
®
/二, 6x86, k6 时钟 合成器/驾驶员 用于 台式机/
移动电话 pcs 与 英特尔
®
82430tx 和 2 dimms 或 3 所以-dimms
CY2277A
柏树 半导体 公司
•
3901 北 第一 街道
•
San Jose
•
ca 95134
•
408-943-2600
文件 #: 38-07332 rev. *a 修订 12月 7, 2002
7A
特点
• 混合 2.5v 和 3.3v 操作
• 完成 时钟 解决方案 至 满足 要求 的 钢笔-
tium
®
, pentium
®
二, 6x86, 或 k6 motherboards
—
四 cpu 时钟 在 2.5v 或 3.3v
—
向上 至 八 3.3v sdram 时钟
—
七 3.3v 同步 pci 时钟, 一个 免费
正在运行
—
两个 3.3v usb/io 时钟 在 48 或 24 mhz, 可选择
由 串行 接口
—
一个 2.5v ioapic 时钟 在 14.318 mhz
—
两个 3.3v 参考. 时钟 在 14.318 mhz
•
工厂-非易失存储器 可编程 cpu, pci, 和 usb/io
时钟 频率 用于 自定义 配置
•
工厂-非易失存储器 可编程 输出 驱动器 和 回转
费率 用于 emi customization
•
模式 启用 管脚 用于 cpu_停止
和 pci_停止
•
smbus 串行 配置 接口
•
可用 入点 节省空间 48-管脚 ssop 和 tssop
软件包.
功能 描述
这 cy2277a 是 一个 时钟 合成器/驾驶员 用于 pentium, 钢笔-
tium 二, 6x86, 和 k6 便携式 pcs 设计 与 这 英特尔
®
82430tx 或 类似 chipsets. 那里 是 三个 可用 选项
作为 显示 入点 这 选择器 指南
这 cy2277a 产出 四 cpu 时钟 在 2.5v 或 3.3v 与 向上
至 九 可选择 频率. 那里 是 向上 至 八 3.3v
sdram 时钟 和 七 pci 时钟, 正在运行 在 一个 一半 这
cpu 时钟 频率. 一个 的 这 pci 时钟 是 免费-正在运行.
另外, 这 零件 产出 两个 3.3v usb/io 时钟 在 48
mhz 或 24 mhz, 一个 2.5v ioapic 时钟 在 14.318 mhz, 和
两个 3.3v 参考 时钟 在 14.318 mhz. 这 cpu, pci,
usb, 和 io 时钟 频率 是 工厂-非易失存储器 程序-
mable 用于 容易 customization 与 快 周转 次.
这 cy2277a 有 电源-向下, cpu 停止 和 pci 停止 针脚
用于 电源 管理 控制. 这 cpu 停止 和 pci 停止
是 受控 由 这 模式 管脚. 他们 是 多路复用 与
sdram 时钟 产出, 和 是 已选择 当 这 模式 管脚
是 驱动 低. 另外, 这些 输入 是 已同步
开启-芯片, 启用 无故障 过渡. 当 这
cpu_停止
输入 是 已断言, 这 cpu 产出 是 驱动
低. 当 这 pci_停止
输入 是 已断言, 这 pci 产出
(除了 这 自由运行 pci 时钟) 是 驱动 低. 最后,
当 这 pwr_dwn
管脚 是 已断言, 这 参考 振荡器
和 plls 是 关闭 向下, 和 全部 产出 是 驱动 低.
这 cy2277a 产出 是 设计 用于 低 emi 排放.
受控 上升 和 坠落 次, 独一无二 输出 驾驶员 电路 和
工厂-非易失存储器 可编程 输出 驱动器 和 回转率 en-
能 最优 配置 用于 emi 控制.
cy2277a 选择器 指南
备注:
1. 一个 自由运行 pci 时钟.
时钟 产出 -1/-1m -3 -7m
-12/
-12m/
-12i
cpu (60, 66.6 mhz) 4 -- 4 4
cpu (33.3, 66.6 mhz) -- 4 -- --
cpu (smbus 选择-
能)
-- -- -- --
pci (cpu/2) 7
[1]
7
[1]
7
[1]
7
[1]
SDRAM 6/8 6/8 6/8 6/8
usb/io (48 或 24 mhz)2222
ioapic (14.318 mhz)1111
参考 (14.318 mhz) 2222
cpu-pci 延迟 1
–
6 ns 1
–
6 ns &指示灯;1 ns 1
–
4 ns
非易失存储器
管脚 配置
逻辑 块 图表
XTALOUT
XTALIN
ioapic (14.318 mhz)
14.318
MHz
osc.
SDRAM[0
–
5]
选择
sdram7/pci_停止
v
DDQ2
CPU
PLL
模式
系统
PLL
/2
延迟
1
2
3
4
5
6
7
8
9
10
11
12
33
32
31
30
29
25
26
27
28
36
35
REF1
34
SSOP
顶部 查看
13
14
15
16
17
18
19
20
21
22
23
24
45
44
43
42
41
37
38
39
40
48
47
46
cy2277a-1,-1m,-3,-7m,-12,-12m,-12i
REF0
v
ss
XTALIN
XTALOUT
模式
v
DDQ3
pciclk_f
PCICLK0
v
ss
PCICLK1
PCICLK2
PCICLK3
PCICLK4
v
DDQ3
PCICLK5
v
ss
选择
SDATA
SCLK
v
DDQ3
usbclk/ioclk
usbclk/ioclk
v
ss
av
dd
pwr_选择
v
DDQ2
IOAPIC
pwr_dwn
v
ss
CPUCLK0
CPUCLK1
v
DDCPU
CPUCLK2
CPUCLK3
v
ss
SDRAM0
SDRAM1
v
DDQ3
SDRAM2
SDRAM3
v
ss
SDRAM4
SDRAM5
v
DDQ3
sdram6/cpu_停止
sdram7/pci_停止
av
dd
SCLK
SDATA
参考 [0
–
1]
(14.318)
CPUCLK[0
–
3]
v
DDCPU
sdram6/cpu_停止
PCI[0
–
5]
pciclk_f
usbclk/ioclk[0:1]
停止
停止
接口
控制
逻辑
串行
逻辑
逻辑
除法 和
mux 逻辑
pwr_dwn
: 点此下载
