db, dw, 或者 pw 包装
(顶 视图)
1
2
3
4
5
6
7
8
9
10
11
12
24
23
22
21
20
19
18
17
16
15
14
13
OE
1D
2D
3D
4D
5D
6D
7D
8D
9D
10D
地
V
CC
1Q
2Q
3Q
4Q
5Q
6Q
7Q
8Q
9Q
10Q
CLK
SN74LVC821
10-位 总线-接口 flip-flop
和 3-状态 输出
scas304a – march 1993 – 修订 july 1995
1
邮递 办公室 盒 655303
•
达拉斯市, 德州 75265
D
EPIC
(增强-效能 implanted
cmos) submicron 处理
D
典型 v
OLP
(输出 地面 bounce)
< 0.8 v 在 v
CC
= 3.3 v, t
一个
= 25
°
C
D
典型 v
OHV
(输出 v
OH
undershoot)
> 2 v 在 v
CC
= 3.3 v, t
一个
= 25
°
C
D
获得-向上 效能 超过 250 毫安
每 电子元件工业联合会 标准 jesd-17
D
包装 选项 包含 塑料
小-外形 (dw), shrink 小-外形
(db), 和 薄的 shrink 小-外形 (pw)
包装
D
输入 接受 电压 至 5.5 v
描述
这个 10-位 总线-接口 flip-flop 是 设计 为
2.7-v 至 3.6-v v
CC
运作.
这 sn74lvc821 特性 3-状态 输出 设计 specifically 为 驱动 高级地 电容的 或者 相当地
低-阻抗 负载. 它们 是 特别 合适的 为 implementing wider 缓存区 寄存器, i/o ports,
双向的 总线 驱动器 和 parity, 和 working 寄存器.
这 ten flip-flops 是 边缘-triggered d-类型 flip-flops. 在 这 积极的 转变 的 这 时钟 (clk) input, 这
设备 提供 真实 数据 在 这 q 输出.
一个 缓冲 输出-使能 (oe) 输入 能 是 使用 至 放置 这 ten 输出 在 也 一个 正常的 逻辑 状态 (高
或者 低 水平的) 或者 一个 高-阻抗 状态. 在 这 高-阻抗 state, 这 输出 neither 加载 也不 驱动 这 总线
线条 significantly. 这 高-阻抗 状态 和 增加 驱动 提供 这 能力 至 驱动 总线 线条 没有
需要 为 接口 或者 pullup 组件.
这 输出-使能 (oe) 输入 做 不 影响 这 内部的 行动 的 这 获得. 先前 贮存 数据 能 是
retained 或者 新 数据 能 是 entered 当 这 输出 是 在 这 高-阻抗 状态.
输入 能 是 驱动 从 也 3.3-v 或者 5-v 设备. 这个 特性 准许 这 使用 的 这些 设备 作 翻译
在 一个 mixed 3.3-v/5-v 系统 环境.
至 确保 这 高-阻抗 状态 在 电源 向上 或者 电源 向下, oe应当 是 系 至 v
CC
通过 一个 pullup
电阻; 这 最小 值 的 这 电阻 是 决定 用 这 电流-sinking 能力 的 这 驱动器.
这 sn74lvc821 是 典型 为 运作 从 –40
°
c 至 85
°
c.
函数 表格
(各自 flip-flop)
输入
输出
OE CLK D
Q
L
↑
H H
L
↑
LL
L h 或者 l X Q
0
H X X Z
版权
1995, 德州 器械 组成公司的
产品 预告(展) 信息 concerns 产品 在 这 formative 或者
设计 阶段 的 开发. 典型的 数据 和 其它
规格 是 设计 goals. 德州 器械 reserves 这 正确的 至
改变 或者 停止 这些 产品 没有 注意.
epic 是 一个 商标 的 德州 器械 组成公司的.
请 是 知道 那 一个 重要的 注意 涉及 有效性, 标准 保用单, 和 使用 在 核心的 产品 的
德州 器械 半导体 产品 和 免责声明 附之 呈现 在 这 终止 的 这个 数据 薄板.
产品 预告(展)
: 点此下载
