PM73122
32 链接 消费电子展/dbces aal1 sar
aal1gator™-32
pmc-1991271 (r2)
专有 和 confidential 至 pmc
-
sierra, 股份有限公司., 和 用于 其 客户
’
内部 使用
版权 pmc
-
sierra, 公司 2001
特点
•
支架 32 结构化/unstructured
t1, e1, 或 两个 unstructured ds3, e3 或
sts-1/stm-0 链接 结束 atm.
•
符合 与 atm forum's 消费电子展 (af-
vtoa-0078), 和 itu-t 我.363.1.
•
支架 向上 至 1024 vcs.
•
支架 n x 64 (连续的
频道) 和 m x 64 (非-
连续的 频道) 结构化 数据
格式 与 频道 关联的
信令 (cas) 支持.
•
内部 e1/t1 时钟 合成器
提供 用于 每个 线 哪个 可以 是
受控 通过 内部 同步
剩余 时间 邮票 (srts) 或 一个
内部 可编程 加权
正在移动 平均值 自适应 时钟
算法 入点 unstructured 模式. 时钟
合成器 可以 也 是 受控
外部 至 提供 customization 的
srts 或 自适应 时钟 方法.
•
提供 透明 变速器 的
ccs 和 cas 和 终止 的 cas
信令.
•
符合 与 atm forum's 动态
带宽 电路 仿真 服务
(dbces) af-vtoa-0085. 支架
慢车 频道 检测 通过 处理器
干预, cas 信令, 或 数据
图案 检测. 提供 慢车
频道 指示 开启 一个 按 频道
依据.
•
支架 aal0 模式, 可选择 开启 一个
按 vc 依据.
•
提供 发送 和 接收 缓冲区
哪个 可以 是 已使用 用于 oam 细胞 作为
井 作为 任何 其他 用户-已生成 细胞
这样的 作为 aal5 细胞 用于 atm 信令.
线 接口
•
支架 这 以下内容 灵活 线
接口:
•
32 t1, e1 或 2 ds3 链接 使用 这
19.44 mhz 可扩展 带宽
互连 (sbi
™
) 总线. 可以 地图
任何 sbi tributary 至 任何 的 这 32
aal1 链接.
•
16 个人 t1 或 e1 线条.
•
八 h-mvip 线条 在 8 mhz.
•
两个 unstructured ds3, e3 或 sts-
1/stm-0 线条.
•
提供 lineside 环回 支持 开启
一个 按 频道 依据.
utopia 接口
•
支架 52 mhz, 8/16-有点 水平 2,
多-phy 模式 (mphy) 与 奇偶校验,
8/16-有点 水平 1, sphy 和 8-有点
水平 1, atm 主人 模式.
•
这 接收 utopia 港口 可以 是
已配置 作为 一个 单独 phy 或 作为 四
分开 phys.
•
提供 一个 可选 8/16-有点 任何-
PHY
™
奴隶 接口.
•
提供 一个 三个 细胞 先进先出 用于 utopia
环回 支持 开启 一个 按 vc 依据 或
一个 全球 依据.
发送 截面
•
提供 单独 已启用 按-vc
数据 和 信令 调节 入点 这
发送 细胞 方向 和 按 ds0
数据 和 信令 调节 入点 这
发送 线 方向. 包括 ds3
ais 调节 支持 入点 两者都有
方向.
•
提供 按-vc 配置 的 时间
插槽 已分配, cas 支持, 部分
细胞 尺寸, 数据 和 信令
调节, atm 细胞 页眉
定义.
•
生成 aal1 顺序 编号,
指针 和 srts 数值 入点
符合 与 itu-t 我.363.1.
多播 连接 是 支持.
•
提供 一个 专利 框架 基于
日历 队列 服务 算法 与
反-clumping 添加-队列 机制
那 生产 最小 cdv. 入点
unstructured 模式 用途 非-框架
基于 时间安排 至 优化 cdv.
•
队列 是 已添加 由 制作 条目
进入 一个 添加 队列 先进先出 至 最小化
队列 激活 管理费用.
UTOPIA
接口
8
8
8
8
SYSCLK
tl_clk_oe
tl_clk[15:0]
rl_clk[15:0]
crl_clk
ctl_clk
NCLK
ram2_adscb
ram2_d[15:0]
ram2_par[1:0]
ram2_web[1:0]
ram2_csb
ram2_oeb
ram2_a[17:0]
tatm_data[15:0]
tatm_par
tatm_enb
tatm_soc
tatm_clav
tatm_clk
rphy_add[4:0]
ratm_data[15:0]
ratm_par
ratm_enb
ratm_soc
ratm_clav
ratm_clk
tphy_add[4:0]
A1SP
A1SP
A1SP
A1SP
32
16
2
32
3
2
8
8
8
8
线 接口
19.44 mhz
SBI
接口
h-mvip
低 速度
高
速度
16
2
8
F0B
tl_sig[15:0]
tl_data[15:0]
tl_sync[15:0]
线_mode[1:0]
ADETECT
AACTIVE
REFCLK
C1FP
ddata[7:0]
DDP
DPL
DV5
ADP
adata[7:0]
ajust_req
AV5
APL
rl_sig[15:0]
rl_data[15:0]
rl_sync[15:0]
JTAG
TRST
TDI
TMS
tck
TDO
ram 1
接口
ram1_adscb
ram1_d[15:0]
ram1_par[1:0]
ram1_web[1:0]
ram1_csb
ram1_oeb
ram1_a[17:0]
处理器 接口
d[15:0]
WRB
RDB
CSB
ACKB
INTB
ALE
a[19:0]
外部 时钟
接口
cgc_dout[3:0]
adap_stb
srts_stb
cgc_有效
cgc_ser_d
cgc_line[4:0]
RAM2
接口
时钟
mux
RSTB
扫描_enb
扫描_modeb
块 图表
: 点此下载
