摩托罗拉
半导体 技术类 数据
订单 这个 文件
由 mpc954/d
1
rev 1
摩托罗拉, 公司 2000
06/00
低 电压 PLL 时钟 驾驶员
这 mpc954 是 一个 3.3v 兼容, pll 基于 零 延迟 缓冲区
有针对性的 用于 高 业绩 时钟 树 设计. 与 11 产出 在
频率 的 向上 至 100mhz 和 输出 偏斜 的 200ps 这 mpc954 是
理想 用于 这 大多数 要求苛刻 时钟 树 设计. 这 设备 雇佣 一个
完全 差速器 pll 设计 至 最小化 cycle–to–cycle 和 相位 抖动.
•
完全 综合 pll
•
输出 频率 向上 至 100mhz
•
产出 禁用 入点 高 阻抗
•
tssop 包装
•
50ps cycle–to–cycle 抖动 典型
这 模拟 v
抄送
管脚 的 这 设备 也 服务 作为 一个 pll 旁路 选择
管脚. 当 驱动 低 这 v
CCA
管脚 将 路线 这 参考_clk 输入 周围
这 pll 直接 至 这 产出. 这 oe 输入 是 一个 逻辑 启用 用于 全部 的 这
产出 除了 qfb. 一个 低 开启 这 oe 管脚 力 q0–q9 至 一个 逻辑 低
州.
这 mpc954 是 完全 3.3v 兼容 和 需要 否 外部 回路
过滤器 组件. 全部 输入 接受 lvcmos 或 lvttl 兼容 级别
同时 这 产出 提供 lvcmos 级别 与 这 能力 至 驱动器
已终止 50
Ω
变速器 线条. 这 输出 阻抗 的 这 mpc954
是
10
w
, 因此 用于 系列 已终止 50
Ω
线条, 每个 的 这 mpc954
产出 可以 驱动器 两个 痕迹 给予 这 设备 一个 有效 扇出 的 1:22.
这 设备 是 已打包 入点 一个 24–lead tssop 包装 至 提供 这
最佳 组合 的 板 密度 和 业绩.
图 1. 块 图表
参考_clk
fb_clk
PLL
v
CCA
Q0
Q9
QFB
oe
(智力 拉 向下)
(智力 拉 向下)
MPC954
低 电压
pll 零 延迟 缓冲区
dt 后缀
24–lead tssop 包装
案例 948h–01
: 点此下载
