1
©2000 综合 设备 技术, 公司
dsc 2740/10
idt7024s/l
高速
4k x 16 双端口
静态 ram
◆◆
◆◆
◆
idt7024 很容易 展开 数据 总线 宽度 至 32 比特 或 更多
使用 这 主人/奴隶 选择 当 层叠 更多 比
一个 设备
◆◆
◆◆
◆
m/
s
= h 用于
忙
输出 旗子 开启 主人
m/
s
= l 用于
忙
输入 开启 奴隶
◆◆
◆◆
◆
中断 旗子
◆◆
◆◆
◆
片上 港口 仲裁 逻辑
◆◆
◆◆
◆
已满 片上 硬件 支持 的 信号量 信令
之间 端口
◆◆
◆◆
◆
完全 异步 操作 从 要么 港口
◆◆
◆◆
◆
蓄电池 备份 operation—2v 数据 保留
◆◆
◆◆
◆
ttl-兼容, 单独 5v (±10%) 电源 供应
◆◆
◆◆
◆
可用 入点 84-管脚 pga, 扁平包装, plcc, 和 100-pin 薄
四边形 扁平包装
◆◆
◆◆
◆
工业 温度 范围 (–40°c 至 +85°c) 是 可用
用于 已选择 速度
◆◆
◆◆
◆
真 双端口 记忆 细胞 哪个 允许 同时
读取 的 这 相同 记忆 位置
◆◆
◆◆
◆
高速 访问权限
– 军事: 20/25/35/55/70ns (最大值.)
– 工业: 55ns (最大值.)
– 商业: 15/17/20/25/35/55ns (最大值.)
◆◆
◆◆
◆
低功耗 操作
– IDT7024S
活动: 750mw (典型值.)
备用: 5mw (典型值.)
– IDT7024L
活动: 750mw (典型值.)
备用: 1mw (典型值.)
◆◆
◆◆
◆
分开 高字节 和 下部-字节 控制 用于 多路复用
总线 兼容性
我/o
控制
地址
解码器
记忆
阵列
仲裁
中断
信号量
逻辑
地址
解码器
我/o
控制
右/
l
l
一个
11L
一个
0L
2740 drw 01
l
l
l
l
我/o
8L
-我/o
15L
我/o
0L
-我/o
7L
l
l
右/
l
l
l
m/
右/
右
右
右
右
右
右
我/o
8R
-我/o
15R
我/o
0R
-我/o
7R
一个
11R
一个
0R
右/
右
右
右
右
右
(2)
(1,2)
(1,2)
(2)
12
12
备注:
1. (主人):
忙
是 输出; (奴隶):
忙
是 输入.
2.
忙
产出 和
智力
产出 是 非-三-声明 按压-拉.
: 点此下载
