ds06-20112-1e
富士通 半导体
数据s他et
Semicustom
CMOS
嵌入式 阵列
ce77 系列
■
描述
这 ce77 系列 0.25
µ
m cmos 嵌入式 阵列 是 一个 线 的 高度 综合 cmos asics 特色 高 速度
和 低 电源 消费 在 这 相同 时间.
ce77 系列 是 可用 入点 15 框架 与 这 增强型 阵容 的 470 k 至 6980 k 盖茨.
■
特点
• 技术 : 0.25
µ
m 硅栅 cmos, 3- 至 4-图层 接线
• 供应 电压 :
+
2.5 v
±
0.2 v (正常) 至
+
1.5 v
±
0.1 v
• 接合点 温度 范围 :
−
40
°
c 至
+
125
°
c
• 闸门 延迟 时间 : t
pd
=
33 ps (2.5 v, 内之三 细胞 高 速度 类型, f/o
=
1, 否 荷载)
• 闸门 电源 消费 : 0.02
µ
w/mhz (1.5 v, f/o
=
1, 否 荷载)
• 高-荷载 驾驶 能力 : 我
ol
=
2 ma/4 ma/8 ma/12 ma mixable
• 输出 缓冲区 细胞 与 噪声 减少 电路
• 输入 与 片上 输入 拉-向上/拉-向下 电阻 (25 k
Ω
典型) 和 双向 缓冲区 细胞
• 缓冲区 细胞 专用 至 水晶 振荡器
• 特殊 接口 (p-cml, lvds, t-lvttl, sstl, pci, usb, gtl
+
, 和 其他 包括 那些 下
发展)
• ip 宏 (cpu, pci, usb, irda, pll, dac, adc, 和 其他 包括 那些 下 development)
• 有能力 的 合并 已编译 细胞 (ram/rom/先进先出/延迟 线, 和 其他.)
• 可配置 内部 总线 电路
• 高级 硬件/软件 一氧化碳-设计 环境
• 支持 用于 静态 计时 标志-关
戏剧性地 减少 这 时间 用于 生成 测试一下 向量 用于 计时 验证 和 这 仿真 时间
• hierarchical 设计 环境 用于 suppor婷 大型-缩放 电路
• 仿真 (之前 布局) 考虑 这 输入 回转 费率 和 详细 rc 延迟 计算 (之后 布局) ,
支撑 发展 与 最小化 计时 麻烦 之后 审判 制造
(续)
: 点此下载
