ispGAL
®
22LV10
在系统内 可编程 低 电压
e?
2
CMOS
®
pld 通用 阵列 logic™
1
特点
• 在系统内 可编程
— ieee 1149.1 标准 轻敲 控制器 港口
编程
— 4-电线 串行 编程 接口
— 最小值 10,000 程序/擦除 循环次数
• 高 业绩 e?
2
CMOS
®
技术
— 4 ns 最大值 传播 延迟
— fmax = 250 mhz
— 3 ns 最大值 从 时钟 输入 至 数据 输出
— UltraMOS
®
高级 cmos 技术
• 3.3v 低 电压 22v10 体系结构
— 电子元件工业联合会-兼容 3.3v 接口 标准
— 5v 宽容 输入 和 我/o
— 我/o 接口 与 标准 5v ttl 设备
• 活动 引体向上 开启 全部 逻辑 输入 和 我/o 针脚
• 兼容 与 标准 22lv10/22v10 设备
— 功能/保险丝-地图 兼容 与 22lv10/22v10
设备
— 参数化 兼容 与 22lv10
•E
2
细胞 技术
— 在系统内 可编程 逻辑
— 100% 已测试/100% 收益率
— 高 速度 电气 擦除 (&指示灯;100ms)
— 20 年份 数据 保留
• 应用程序 包括:
— dma 控制
— 州 机器 控制
— 高 速度 图形 加工
— 软件-驱动 硬件 配置
• 电子 签名 用于 标识
可编程
和-阵列
(132x44)
我/o/q
我/o/q
我/o/q
我/o/q
我/o/q
我/o/q
我/o/q
我/o/q
我/o/q
我/o/q
TDO
TDI
TMS
tck
我/clk
我
我
我
我
我
我
我
我
我
我
重置
预置
8
10
12
14
16
16
14
12
10
8
OLMC
OLMC
OLMC
OLMC
OLMC
OLMC
OLMC
OLMC
OLMC
OLMC
编程
逻辑
我
版权 © 1999 lattice 半导体 corp. 全部 品牌 或 产品 姓名 是 商标 或 已注册 商标 的 他们的 各自 持有人. 这 规格 和 信息 此处 是 主题
至 变更 无 通知.
lattice 半导体 corp., 5555 northeast moore ct., hillsboro, oregon 97124, 美国
12月 1999
电话. (503) 268-8000; 1-800-lattice; 传真 (503) 268-8556; http://www.latticesemi.com
PLCC
228
tck
我/clk
我
我
我
我
我
我
我
我
TMS
TDO
TDI
地
我
我
我
我/o/q
我/o/q
我/o/q
我/o/q
我/o/q
我/o/q
我/o/q
Vcc
我/o/q
我/o/q
我/o/q
426
25
19
18
21
23
161412
11
9
7
5
Vcc
我/o/q
我/o/q
我/o/q
我/o/q
我/o/q
TDO
我/o/q
我/o/q
我/o/q
我/o/q
我/o/q
我
TDI
tck
我/clk
我
我
我
我
我
TMS
我
我
我
我
我
地
1
7
14
28
22
15
ispGAL
22LV10
顶部 查看
SSOP
ispGAL22LV10
顶部 查看
isp22lv_06
描述
这 ispgal22lv10 是 已制造 使用 lattice 半导体's
高级 3.3v e?
2
cmos 流程, 哪个 联合收割机 cmos 与
电气 可擦除 (e?
2
) 浮动 闸门 技术. 这
ispgal22lv10 可以 接口 与 两者都有 3.3v 和 5v 信号 级别.
这 ispgal22lv10 是 完全 功能/保险丝 地图 兼容 与 这
GAL
®
22lv10 和 gal22v10. 进一步, 这 ispgal22lv10 是 para-
公制 兼容 与 这 gal22lv10. 这 ispgal22lv10 也
股份 这 相同 28-管脚 plcc 包装 pin-out 作为 这 gal22lv10.
独一无二 测试一下 电路 和 可重新编程 细胞 允许 完成 交流电,
直流, 和 功能 测试 期间 制造. 作为 一个 结果, lat-
tice 半导体 交付 100% 字段 可编程性 和 功能-
合性 的 全部 gal 产品. 入点 加法, 10,000 擦除/写 循环次数
和 数据 保留 入点 超额 的 20 年 是 指定.
功能 块 图表
管脚 配置
新建
4ns
速度
等级
: 点此下载
